

令和4年3月28日判決言渡

令和2年（行ケ）第10146号 特許取消決定取消請求事件

口頭弁論終結日 令和4年2月2日

判 決

5

原 告 ビューワークス カンパニー リミテッド

同訴訟代理人弁護士 大 野 聖 二

同訴訟代理人弁理士 松 野 知 紘

10

被 告 特 許 庁 長 官

同 指 定 代 理 人 中 村 則 夫

同 渡 辺 努

同 清 水 正 一

15

同 木 方 庸 輔

主 文

- 1 原告の請求を棄却する。
- 2 訴訟費用は原告の負担とする。
- 3 この判決に対する上告及び上告受理申立てのための付加期間を30日と定める。

20

事 実 及 び 理 由

第1 請求

特許庁が異議2018-701050号事件について令和2年8月18日にした決定を取り消す。

25

第2 事案の概要

- 1 特許庁における手続の経緯等（当事者間に争いが無い。）

5 (1) 原告は、発明の名称を「T D I ラインイメージセンサ」とする発明について、平成27年5月14日（優先日平成26年5月15日（以下「本件優先日」という。）、優先権主張国韓国）を国際出願日とする特許出願（特願2016-567850号。以下「本件出願」という。）をし、平成30年6月8日、特許権の設定登録を受けた（特許第6348992号。請求項の数1。以下、この特許を「本件特許」という。）。

(2) 本件特許について、平成30年12月25日、株式会社レクレアルから特許異議の申立て（異議2018-701050号事件）がされた。

10 (3) 原告は、平成31年3月18日、取消理由通知を受けたため、令和元年6月24日付けで特許請求の範囲及び本件出願の願書に添付した明細書（以下「本件明細書」という。）の記載について訂正請求をしたが、同年8月29日、取消理由通知を受け、さらに同年12月4日付けで特許請求の範囲及び本件明細書の記載について訂正請求をしたが、令和2年2月7日、取消理由通知を受けたため、同年5月13日付けで特許請求の範囲及び本件明細書の記載
15 について訂正請求（以下、この請求に係る訂正を「本件訂正」という。）をした。

その後、特許庁は、令和2年8月18日、本件訂正を認めた上で、「特許第6348992号の請求項1に係る特許を取り消す。」との決定（以下「本件決定」という。）をし（付加期間90日）、その謄本は、同年9月1日、原告
20 に送達された。

(4) 原告は、令和2年12月24日、本件決定の取消しを求める本件訴訟を提起した。

2 特許請求の範囲の記載

25 (1) 本件訂正後の特許請求の範囲の請求項1の記載は、以下のとおりである（以下、本件訂正後の請求項1に係る発明を「本件発明」という。）。

【請求項1】

M個のCCDが一行配列されたラインセンサーと、スキャン方向に並列にN個の前記ラインセンサーが配列されて、前記ラインセンサーの列別に蓄積された電荷を並行方向に移動させて蓄積する画素部；および

5 前記画素部に蓄積された前記電荷を列別に並列入力を受けてAD変換して保存した後順次出力する出力部を含み、

前記出力部は、

前記画素部に蓄積された前記電荷を列別に電荷保存ノードに並列入力を受けてそれぞれ増幅するためのM個の増幅器；

10 前記増幅器から出力される各信号をAD変換するM個のAD変換器；および前記AD変換器の出力を保存して順次出力するメモリーバッファ；を含み

前記増幅器は、前記画素部のN個の前記ラインセンサーのうち最後のラインセンサーから電荷が移動して蓄積された電荷保存ノードの電位によりターンオンされて電圧値を出力するソースフォロワ増幅器であり、

15 列別に、前記M個のCCDに蓄積された電荷が、前記電荷保存ノードに蓄積され、その蓄積された電荷は前記各ソースフォロワ増幅器を通じて増幅された後、前記各AD変換器を通じてAD変換されて出力され、前記列別に設けられたリセットゲートを通じて、前記列別に設けられたリセットドレインに連結された電圧に前記電荷保存ノードをリセットさせ、

20 前記電荷保存ノードが1つのラインセンサーの電荷の入力を受けると、前記電荷保存ノードをリセットさせることと、が交互に行われることを特徴とする、TDIラインイメージセンサ。

(2) 本件決定が分説した請求項1は、以下のとおりである。

(A) M個のCCDが一行配列されたラインセンサーと、スキャン方向に並列にN個の前記ラインセンサーが配列されて、前記ラインセンサーの列別に蓄積された電荷を並行方向に移動させて蓄積する画素部；および

(B) 前記画素部に蓄積された前記電荷を列別に並列入力を受けてAD変

換して保存した後順次出力する出力部を含み、

前記出力部は、

(C) 前記画素部に蓄積された前記電荷をコラム別に電荷保存ノードに並列入力を受けてそれぞれ増幅するためのM個の増幅器；

5 (D) 前記増幅器から出力される各信号をAD変換するM個のAD変換器；
および

(E) 前記AD変換器の出力を保存して順次出力するメモリーバッファ；
を含み、

10 (F) 前記増幅器は、前記画素部のN個の前記ラインセンサーのうち最後のラインセンサーから電荷が移動して蓄積された電荷保存ノードの電位によりターンオンされて電圧値を出力するソースフォロワ増幅器であり、

(G) コラム別に、前記M個のCCDに蓄積された電荷が、前記電荷保存ノードに蓄積され、その蓄積された電荷は前記各ソースフォロワ増幅器を通じて増幅された後、前記各AD変換器を通じてAD変換されて出力され、前記コ
15 ラム別に設けられたリセットゲートを通じて、前記コラム別に設けられたリセットドレインに連結された電圧に前記電荷保存ノードをリセットさせ、

(H) 前記電荷保存ノードが1つのラインセンサーの電荷の入力を受けると、前記電荷保存ノードをリセットさせることと、が交互に行われる

(I) ことを特徴とする、TDIラインイメージセンサ。

20 3 本件決定の要旨

(1) 本件決定が認定した本件優先日前に頒布された刊行物である米国特許第7796174号明細書(甲2。以下「甲2文献」という。)に記載された発明(以下「甲2発明」という。)、本件発明と甲2発明の一致点及び相違点は、以下のとおりである。

25 ア 甲2発明

(2a) CCDイメージングセンサアレイ124は、複数のサブアレイ12

04に属するピクセル604を含み、

(2b) ピクセルの各列は、センスノード804に接続し、センスノード804はフローティングディフュージョンへのコンタクトを有し、

5 (2c) 各センスノード804には、増幅器1208が接続され、増幅器はソースフォロアで構成され、

(2d) 各センスノード804には、当該センスノード804をリセットするためのリセットトランジスタが接続され、当該リセットトランジスタは、ゲートと、Vresetに接続されたダイオードドレインを有し、

10 (2e) ピクセルからの信号は、アナログデジタル変換器1220により処理され、シリアライザ1224により処理される

(2f) TDIイメージャ。

イ 一致点及び相違点

(一致点)

15 (A) M個のCCDが一行配列されたラインセンサーと、スキャン方向に並列にN個の前記ラインセンサーが配列されて、前記ラインセンサーのコラム別に蓄積された電荷を並行方向に移動させて蓄積する画素部；および

(B) 前記画素部に蓄積された前記電荷をコラム別に並列入力を受けてAD変換して保存した後順次出力する出力部を含み、

前記出力部は、

20 (C) 前記画素部に蓄積された前記電荷をコラム別に電荷保存ノードに並列入力を受けてそれぞれ増幅するためのM個の増幅器；

(D) 前記増幅器から出力される各信号をAD変換するM個のAD変換器；および

(E') 前記AD変換器の出力を保存して順次出力する手段；を含み、

25 (F) 前記増幅器は、前記画素部のN個の前記ラインセンサーのうち最後のラインセンサーから電荷が移動して蓄積された電荷保存ノードの電位に

よりターンオンされて電圧値を出力するソースフォロワ増幅器であり、
(G) コラム別に、前記M個のCCDに蓄積された電荷が、前記電荷保存ノ
ードに蓄積され、その蓄積された電荷は前記各ソースフォロワ増幅器を通
じて増幅された後、前記各AD変換器を通じてAD変換されて出力され、
5 前記コラム別に設けられたリセットゲートを通じて、前記コラム別に設け
られたリセットドレインに連結された電圧に前記電荷保存ノードをリセ
ットさせ、
(H) 前記電荷保存ノードが1つのラインセンサーの電荷の入力を受けるこ
とと、前記電荷保存ノードをリセットさせることと、が交互に行われる
10 (I) ことを特徴とする、TDIラインイメージセンサ。

(相違点)

「前記AD変換器の出力を保存して順次出力する手段」が、本件発明にお
いては「メモリーバッファ」であるのに対し、甲2発明においては「シ
リアライザ」である点。

15 (2) 相違点に関する本件決定の判断は以下のとおりである。

甲2発明における「シリアライザ」は、「前記AD変換器の出力を保存して
順次出力する」ものであり、この動作を「メモリー」を用いて行うことがで
きることは明らかである。

20 また、「メモリー」は、「メモリーバッファ」ともいえるから、相違点に
係る構成は当業者が容易に想到し得ることである。

したがって、本件発明は、甲2発明に基づいて当業者が容易に発明できた
ものであるから、特許法29条2項の規定により特許を受けることができな
いものであり、本件特許の請求項1に係る特許は取り消されるべきものであ
る。

25 第3 当事者の主張

1 原告の主張

(1) 甲 2 発明の認定の誤り

本件発明は、「T D I ラインイメージセンサ」であり、本件明細書の記載を参酌すると、「T D I ラインイメージセンサ」とは、「T D I ラインスキャン方式のイメージセンサ」であり (【 0 0 1 0 】)、「ラインスキャン方式」とは「一度に一ラインずつ任意の速度で露出および転送する方式」(【 0 0 0 7 】)とされていることから、本件発明は、一度に一ラインずつ電荷の転送を行うラインスキャン方式の T D I ラインイメージセンサである。そして、本件発明は、一度に一ラインずつ電荷の転送を行うために、「前記電荷保存ノードが 1 つのラインセンサーの電荷の入力を受けることと、前記電荷保存ノードをリセットさせることと、が交互に行われ」との発明特定事項(構成要件 H)を有しており、「電荷保存ノードが 1 つのラインセンサーの電荷の入力を受けること」と、「電荷保存ノードをリセットさせること」との関係として、これらが交互に行われることが特定されているから、本件発明と対比する甲 2 発明の認定においては、「ラインセンサーの電荷の入力を受けること」と、「電荷保存ノードをリセットさせること」との関係を認定すべきである。そうすると、甲 2 の第 8 欄 5 8 ~ 6 0 行には、「After being sensed(possibly multiple times), the signal charge packets can be removed through a diode drain」(訳：検知された後(おそらく複数回)、信号電荷パケットはダイオードドレインを介して除去することができる。)との記載があり、また、本件決定は、上記の「After being sensed(possibly multiple times)」について、「possibly」が確信度が低い副詞であることを勘案すると、「検知された後(複数回の場合もある)」という意味に理解するのが適切であると判断しているのであるから、甲 2 発明は、以下のとおり認定されるべきである(下線部が本件決定と異なる点である)。

(2 a) C C D イメージングセンサアレイ 1 2 4 は、複数のサブアレイ 1 2 0 4 に属するピクセルを含み、

(2 b) ピクセルの各列は、センスノード804に接続し、センスノード804はフローティングディフュージョンへのコンタクトを有し、

(2 c) 各センスノード804には、増幅器1208が接続され、増幅器はソースフォロアで構成され、

5 (2 d) 各センスノード804には、当該センスノード804をリセットするためのリセットトランジスタが接続され、当該リセットトランジスタは、ゲートと、Vresetに接続されたダイオードトレインを有し、

(2 d') 各センスノード804に蓄積された電荷が複数回検知された後に、各センスノード804の信号電荷パッケージが除去される場合もあり、

10 (2 e) ピクセルからの信号は、アナログデジタル変換器1220により処理され、シリアライザ1224により処理される

(2 f) TDIイメージャ。

(2) 取消事由1 (相違点2又は2'の看過)

ア 相違点2

15 (ア) 甲2発明の「センスノード」は本件発明の「電荷保存ノード」に相当し、甲2発明において「センスノード」に「電荷」が「蓄積され」て「検知され」ることは、本件発明において「電荷保存ノード」が「1つのラインセンサーの電荷の入力を受ける」ことに相当する。そして、甲2発明において「センスノード804の信号電荷パッケージが除去される」
20 ことは、本件発明において「電荷保存ノードをリセットさせること」に相当するから、本件発明と甲2発明の相違点としては、本件決定が認定した相違点に加えて、以下の相違点2も認定されるべきである。

[相違点2]

25 本件発明では、電荷保存ノードが1つのラインセンサーの電荷の入力を受けることと、電荷保存ノードをリセットさせることと、が交互に行われる、一度に一ラインずつ電荷の転送を行うラインスキャン方式のT

DIラインイメージセンサであるのに対し、甲2発明では、電荷保存ノードが1つのラインセンサーの電荷の入力を複数回受けた後に、電荷保存ノードをリセットさせる場合があり、一度に一ラインずつ電荷の転送を行うラインスキャン方式であるか否かが不明である点。

5 (イ) 「複数回受けた後に」という構成を有する甲2発明を「交互に」行うと変更する動機付けはなく、また、甲2発明におけるラインセンサーからの電荷入力を複数回受けた後にリセットを行うという動作は、複数ラインからの電荷信号を積算することを意味しており、ライン方向の解像度を犠牲にするかわりに感度を向上させるという技術思想に基づくものである。これに対して、本件発明は、電荷入力とリセットとを交互に行って一度に一ラインずつ電荷の転送を行うことで感度を犠牲にしつつ
10 解像度を向上させるという技術思想であり(本件明細書の【0015】)、相違点2は、本件発明の容易想到性の判断の結論に影響するものである。

イ 相違点2'

15 仮に、本件決定がした甲2発明の認定に誤りがないとしても、甲2発明は、「電荷保存ノードが1つのラインセンサーの電荷の入力を受けること」と、「電荷保存ノードをリセットさせること」との関係が不明であるから、以下のとおりの相違点2'が認定されるべきであり、この相違点2'は、本件発明の容易想到性の判断の結論に影響するものである。

20 [相違点2']

本件発明では、電荷保存ノードが1つのラインセンサーの電荷の入力を受けることと、電荷保存ノードをリセットさせることと、が交互に行われるのに対し、甲2発明ではそのようになっているのか不明である点。

ウ 被告の主張について

25 (ア) 被告は、後記2(1)のとおり、文献(乙2, 3, 5ないし7)を挙げて、「電荷保存ノード」に相当する「センスノード」が電荷を受け入れ、

センスノードに接続されたリセットトランジスタによるリセットが交互に行われることは技術常識（以下「本件技術常識」という。）であるから、相違点２は存しない旨主張する。

しかし、①甲２発明は、フローティングゲートアンプ（F G A : Floating Gate Amplifier。以下「F G A」と略する。）タイプであり、センスノード８０４に浮遊ゲート（F G）９０４が含まれ、②甲２発明における「センスノードをリセットさせる」とは、浮遊ゲート（F G）９０４を一定の電圧にすること（浮遊ゲート９０４のリセット）を含む、といった特徴を有するところ、特開２００２－１５８３４６号公報（乙２。公開日平成１４年５月３１日。以下「乙２文献」という。）及び特開昭６０－１６５７６０号公報（乙３。公開日昭和６０年８月２８日。以下「乙３文献」という。）に記載された発明は、フローティングディフュージョンアンプ（F D A : Floating Diffusion Amplifier。以下「F D A」と略する。）タイプであり、出力部の構成が甲２に記載された発明とは異なる（上記①の特徴を有しない）。

次に、特開平７－１６１９６９号公報（乙６。公開日平成７年６月２３日。以下「乙６文献」という。）には、甲２発明における「浮遊ゲート９０４のリセット」に対応する事項の開示はなく、また、その【図５】及び【図６】において、F G ３０には、甲２発明のリセットトランジスタに相当するものは接続されておらず、F G ３０を一定の電圧にすることの示唆はないから、乙６文献に記載された発明は、上記②の特徴を有しない。

また、F G Aタイプは、出力部の浮遊拡散領域（F D : Floating Diffusion）の上に絶縁膜を介して設けた検出電極（F G）の電位を検出するものであるところ、特開２００８－６００９７号公報（乙７。公開日平成２０年３月１３日。以下「乙７文献」という。）に記載された発明

は、コントロールゲート35の電位を検出するものではなく、チャンネル領域21に生じた電位変化を駆動トランジスタ31を介して信号出力をするものである【0018】から、FPGAタイプにおけるFGに該当しないため、FPGAタイプではなく、上記①の特徴を有しない。仮に、乙7文献に記載された発明がFPGAタイプであるとしても、甲2発明における「浮遊ゲート904のリセット」に対応する事項の開示はないし、コントロールゲート35には、甲2発明のリセットトランジスタに相当するものは接続されておらず(乙7の図1参照)、コントロールゲート35を一定の電圧にすることを示唆しないから、上記②の特徴を有しない。

このように、乙2文献及び乙3文献に記載された発明はFDAタイプであり、乙7文献に記載された発明もFPGAタイプであるとはいえないから、これらは甲2発明に採用されている技術常識を認定する根拠になり得ず、仮にFPGAタイプであるとしても、甲2発明における「浮遊ゲート904のリセット」に対応する事項の開示はなく、また、乙6文献には、甲2発明における浮遊ゲート904のリセットの開示がないから、甲2発明に採用されている技術常識を認定する根拠となり得ない。

(イ) また、仮に、本件技術常識が存在していたとしても、上記(1)のとおり、甲2文献の第8欄58ないし60行には、「検知された後(おそらく複数回)、信号電荷パケットはダイオードドレインを介して除去することができる。」という本件技術常識とは矛盾する記載があるのみならず、甲2発明は、ノイズが多いという課題に対して合算ウェルを設け、かつ、入力インピーダンスが高い(無限大である)電圧モード増幅器を用いるという手段によって、電荷の検出を複数回実行可能とし、それによってノイズを低減したものであって、複数の画素の電荷を合算することによってノイズ性能を向上させることはピクセルビニングと呼ばれる周知技

術を採用しており、この周知技術は本件技術常識と相反するものであることからすると、甲2発明は、本件技術常識を採用することなく、「電荷を複数回検出した後に、信号電荷パケットを除去する（リセットする）」という構成を採用している。

5 したがって、本件技術常識があるとしても、甲2発明は本件技術常識を採用していないから、本件発明と甲2発明には相違点2が存在する。

(3) 取消事由2（相違点3の看過）

ア 相違点3

10 (ア) 本件発明に係るTDIラインイメージセンサは、M個のCCDが一系列配列されたラインセンサーと（構成要件A）、M個の増幅器（構成要件C）と、M個のAD変換器（構成要件D）とを含むものであり、M個の増幅器のそれぞれは、ラインセンサーに配列されたM個のCCDのそれぞれに蓄積された電荷の並列入力を受け（構成要件C）、また、M個の変換器のそれぞれは、M個の増幅器から出力される各信号をAD変換する
15 （構成要件D）。

このように、本件発明のラインセンサーは、M個のCCDを一系列配置したものであり、かつ、M個の増幅器及びM個のAD変換器が設けられている。そして、M個のCCDのそれぞれに蓄積された電荷をM個の増幅器によって並列入力を受けて増幅し、M個の増幅器から出力される各
20 信号をM個のAD変換器によってAD変換する構成となっている。

(イ) これに対し、甲2文献の図12をみると、ピクセルの各列に増幅器1208が設けられている（構成2b、2c）が、本件発明のAD変換器に相当し得る「アナログデジタル変換器1220」は、1つのユニットとして図示されており、詳細な内部構成は不明である。

25 そうすると、甲2発明における増幅器1208及びアナログデジタル変換器1220が本件発明における増幅器及びAD変換器にそれぞれ

対応するものであるとしても、本件発明と甲2発明を対比すると、本件決定が認定した相違点に加え、以下の相違点3も認定されるべきである。

[相違点3]

5 本件発明のラインセンサーはM個のCCDが一行配置したものであり、かつ、M個の増幅器及びM個のAD変換器が設けられており、M個のCCDのそれぞれに蓄積された電荷をM個の増幅器によって並列入力を受けて増幅し、M個の増幅器から出力される各信号をM個のAD変換器によってAD変換するのに対し、

10 甲2発明のラインセンサーはM個のCCDを一行配置したものであり、かつ、M個の増幅器が設けられているが、アナログデジタル変換器は1つのユニットであり、M個のCCDのそれぞれに蓄積された電荷をM個の増幅器によって並列入力を受けて増幅するものの、M個の増幅器から出力される各信号を各AD変換器によってAD変換するの点不明である。

15 (ウ) 本件発明は、出力部における信号処理速度が高くないという従来のTDIイメージセンサの問題（【0011】ないし【0014】）に対して、M個のカラム別にそれぞれ蓄積された電荷をM個のカラム別に並列に増幅してAD変換するという相違点3の構成によって信号処理速度を高速化したものであり、設計的事項といえるものではなく、相違点3は容易想到性の判断の結論に影響するものである。

イ 被告の主張について

25 被告は、後記2(3)ウのとおり、各「増幅器1208」により出力された信号は、同時に「アナログデジタル変換器1220」に入力されるから、仮に、増幅器の個数と異なる個数のアナログデジタル変換器が複数の増幅器からの信号を同時に処理することになると、各画素からの信号を混合して処理することになってしまう旨主張する。

しかし、アナログデジタル変換器の数を減らすべく、センサ（画素）からの読み出しを行うに際して、1つの増幅器につき1つのアナログデジタル変換器を設けるのではなく、複数の増幅器につき1つのアナログデジタル変換器を設けて（被告が主張する「増幅器の個数と異なる個数のアナログデジタル変換器を設けること」）、時分割でAD変換を行うことは、本件優先日当時において広く知られている手法である（甲24ないし27）。

そうすると、増幅器とアナログデジタル変換器の数が異なる技術事項も従来から広く知られていたから、甲2発明において、1つのユニットであるアナログデジタル変換器1220に複数のAD変換器があるとしても、その数は不明であるというべきであって、相違点3は認定されるべきである。

(4) 小括

以上によれば、本件決定には相違点の看過の誤りがあり、こうした相違点の看過は本件発明の容易想到性の判断の結論に影響するものであるから、本件決定は取り消されるべきである。

2 被告の主張

(1) 甲2発明の認定の誤りの主張に対し

ア 一般に、引用発明の認定に当たっては、本件発明の発明特定事項に相当する事項を過不足のない限度で認定すれば足り、特段の事情がない限り、本件発明の発明特定事項との対応関係を離れて、引用発明を必要以上に限定して認定する必要はない。本件決定で認定した甲2発明は、TDIイメージャとして本件発明の発明特定事項に相当する事項を過不足なく認定している。

原告が言及する「電荷保存ノードが1つのラインセンサーの電荷の入力を受けること」及び「電荷保存ノードをリセットさせること」に関連する事項は、本件発明では構成要件Hに「前記電荷保存ノードが1つのライン

センサーの電荷の入力を受けると、前記電荷保存ノードをリセットさせることと、が交互に行われる」と特定されており、それのみである。

そして、甲2発明の「ピクセルの各列は、センスノードに接続」されており、「センスノード」は、本件発明の構成要件Fの「前記画素部のN個の前記ラインセンサーのうち最後のラインセンサーから電荷が移動して蓄積された電荷保存ノード」ということができるから、甲2発明において、電荷が「ピクセルの各列」から「センスノード」まで移動し、「センスノード」が電荷を受け入れ、後段の増幅器へその値を出力できるようになった状態が本件発明の構成要件Hの「電荷保存ノードが1つのラインセンサーの電荷の入力を受けると」に相当する。また、甲2発明がTDIイメージャとして機能するためには、次の電荷の受入れに際して、先に受け入れた電荷をセンスノードからリセットすることは、後記イのとおり技術常識（本件技術常識）であり、これは、本件発明の構成要件Hの「電荷保存ノードをリセットさせることが、交互に行われる」ことに相当するものである。

したがって、本件決定は、甲2発明について、本件発明の構成要件Hに相当する事項を過不足なく認定しており、甲2発明の認定に誤りはない。

イ なお、ラインセンサー等のCCD型固定撮像装置の技術分野において、電荷保存ノードに対して電荷を検出した後に電荷やノイズを完全に除去するためのリセットを行い、その後次に次の電荷の入力を受け付けるという一連の動作を繰り返すことは、信号電荷を検出する方式としてFGA又はFDAであるか否かにかかわらず、本件優先日当時における技術常識（本件技術常識）である（乙2、3、5ないし7）。

(2) 取消事由1（相違点2の看過）について

ア 上記(1)のとおり、本件発明と甲2発明とは、「電荷保存ノードが1つのラインセンサーの電荷の入力を受けると、電荷保存ノードをリセット

させることと、が交互に行われる」点で一致するものであり、原告が主張する相違点2又は相違点2’はいずれも存しない。

原告は、相違点2に関し、「甲2発明では、電荷保存ノードが1つのラインセンサーの電荷の入力を複数回受けた後に、電荷保存ノードをリセットさせる場合が有り」と認定しているが、上記(1)のとおり、甲2発明は、電荷保存ノードが1つのラインセンサーの電荷の入力を受けることと、電荷保存ノードをリセットさせることが交互に行われるものであって、電荷保存ノードをリセットする前に、電荷保存ノードが1つのラインセンサーの電荷の入力を複数回受けるものではない。

イ 原告は、前記1(2)ウ(イ)のとおり、仮に本件技術常識があるとしても、①甲2文献の「検知された後(複数回)、信号電荷パケットは、ダイオードドレイン(図9には示されていない)を介して除去され得る」という記載や、②ノイズを低減させるために「合算ウェル」を用いるという記載は、本件技術常識と矛盾するので、甲2発明は本件技術常識を採用するものではない旨主張する。

しかし、甲2文献には、「検知された後(おそらく複数回)、信号パケットは、…除去され得る」との記載はあるものの、当該記載の「検知」は、「センスノード」が電荷を受け入れた後であって、リセットされる前(電荷の受け入れとリセットの間)に行われるもの、すなわち、①「センスノード」が電荷を受け入れ、②検知された後(おそらく複数回)、③「センスノード」から信号電荷パケットが除去されるという一連の構成が記載されており、本件技術常識は①と③に係るものであり、②の記載は本件技術常識と矛盾するものではない。

また、甲2文献の第6欄61行～7欄16行には、「他の実施形態では、合算ウェル608を採用しなくてもよい。(中略)したがって、積分期間の後、収集された電荷は、1つの画素604から直列に次の画素に転送され、

最後に、合算ウェルが採用されていない実施形態では、最後のウェル614に転送されてもよい。(中略)ここでも、ノイズ性能を向上させるために、センスノード804の直前に合算ウェル608を使用してもよい。」との記載があり、甲2発明において「合算ウェル」を採用することは必須でないことがわかる。本件決定は、甲2発明の認定において、「合算ウェル」を採用していない態様を基に認定したものであり、「合算ウェル」が本件技術常識と矛盾する構成であっても、甲2発明はそもそも「合算ウェル」を備えるものではないから、本件技術常識を踏まえて甲2発明を認定することに何らの誤りはない。

(3) 取消事由2(相違点3の看過)について

ア 甲2文献の第9欄33～36行には、「For purposes of clarify of illustration, not every column(row)of pixels is shown with associated sense node 804 or amplifiers 1208, or other components subsequently described in connection with the figure.」(訳:図面を明確にするために、画素のすべての列(行)が、関連付けられたセンスノード804又は増幅器1208、又は図に関連して説明される他のコンポーネントと一緒に示されているわけではない。)という記載があり、また、図12には、「増幅器1216」と上下方向に並んで、3つの「…」という記号の記載があり、「アナログデジタル変換器1220」と「シリアライザ1224」とが接続する箇所においては、2つの増幅器1216からの出力線に対応する位置に接続線の記載がある。ここで、増幅器1216はそれぞれの画素からの出力に対応して設けられているものであるから、「…」という記号は、当業者であれば、本来は多数の増幅器1216が存在するものが図面上省略されていることを意味するものと理解できる。

そして、技術的にみると、甲2発明のTDIイメージャにおいては、読み出し(検出)は列ごとに行われるから、各列の「センスノード804」

が受け入れた電荷の値は、各列に対応した「増幅器 1 2 0 8」が増幅し、それに 1 対 1 に対応する「増幅器 1 2 1 6」を経由して、同時に「アナログデジタル変換器 1 2 2 0」に入力され処理されるものと理解できる。

5 そうすると、甲 2 発明において、M 個の増幅器 1 2 0 8 から出力されるそれぞれの信号を M 個のアナログデジタル変換器によってアナログデジタル変換することは、当業者にとって明らかであって、原告が主張する相違点 3 は存しない。

イ 仮に、本件発明と甲 2 発明の対比において、甲 2 発明の A D 変換器の数は不明であるという相違点 3 が存在するとしても、増幅器と A D 変換器とは 1 : 1 で設けることが一般的である（甲 2 4 の【0 0 7 6】、甲 2 6 の【0 3 0 8】、甲 2 7 の【0 1 8 8】）から、相違点 3 は、実質的な相違点ではないか、甲 2 発明において増幅器とアナログデジタル変換器の数を同じくすることは、当業者にとって容易に想到し得たものである。

ウ 原告は、前記 1 (3) イのとおり、アナログデジタル変換器 (A D C) の数を減らすべく、センサ (画素) からの読み出しを行うに際して、複数の増幅器につき 1 つの A D C を設けて時分割で A D 変換を行うことは広く知られている手法であり、増幅器とアナログデジタル変換器の数が異なる技術事項も従来から知られていたから、甲 2 発明において 1 つのユニットであるアナログデジタル変換器 1 2 2 0 内に複数の A D 変換器があるとしても、その数は不明であり、相違点 3 が認定されるべきである旨主張する。

しかし、各「増幅器 1 2 0 8」により出力された信号は、同時に「アナログデジタル変換器 1 2 2 0」に入力されるから、仮に、増幅器の個数と異なる個数のアナログデジタル変換器が複数の増幅器からの信号を同時に処理することになると、各画素からの信号を混合して処理することになってしまうが、甲 2 発明にはそのようなことを可能にする構成が記載されていない。

甲 2 発明は、「アナログデジタル変換器 1 2 2 0」の出力がパラレル信号として「シリアライザ 1 2 2 4」に入力され、「シリアライザ 1 2 2 4」によりシリアル信号に変換される構成であるから、仮に、複数の増幅器の出力に対して時分割で AD 変換を行うという構成を採用する場合には、増幅器とアナログデジタル変換器 1 2 2 0 との間に時分割処理をするための構成が必要となるが、甲 2 文献の図 1 2 には、「アナログデジタル変換器 1 2 2 0」と「シリアライザ 1 2 2 4」とが接し、2本の接続線を含む構成が記載されるのみで、時分割で AD 分割変換処理された信号をシリアライザに入力するための構成の存在を認めることができない。また、甲 2 発明において時分割で変換を行う構成を備えるということは、パラレル信号をシリアル信号に変換して AD 変換を行い、その後にシリアル信号をパラレル信号に変換した後に「シリアライザ 1 2 2 4」により再びパラレル信号をシリアル信号に変換するといった 2 段階のシリアル化を行う構成を意味するが、甲 2 発明がそのような複雑な構成を採用する意味を見いだせない。

(4) 小括

以上によれば、原告が主張する取消事由はいずれも理由がない。

第 4 当裁判所の判断

1 本件明細書の記載事項

本件明細書(ただし、本件訂正後のもの。)には別紙 1 のとおりの記載があり、別紙 1 の記載を総合すれば、本件明細書には以下のとおりの開示があることが認められる。

(1) T D I ラインイメージセンサーは、ラインセンサーがスキャン方向に複数段配列されたものであり、各ラインの C C D で蓄積された電荷を隣接した次のラインの C C D に並行移動により最後のラインまで移動させて蓄積した後、最後のラインに蓄積された電荷を垂直移動させて信号処理部に出力する

5 ことによって、ライン単位で各セルに対して順次データを処理することができ
るようになるものであるが、CCDに蓄積された電荷を信号処理部に出力
するために垂直移動する時は停止した状態で一つずつ直列移動させて転送す
るため、垂直移動時に多くの時間を要するという問題があり、特に、TDI
ラインイメージセンサーは、各ラインに沿って一列配列されたCCDの数が
10 相対的に多いため、TDIラインイメージセンサーを通じてイメージをスキ
ャンするために要する多くの時間が、蓄積された電荷を垂直移動させて出力
することに起因するという問題点があった（【0010】、【0012】ないし
【0014】）。

10 「本発明」の目的は、こうした問題点を解決するために、CCD素子を通
じてTDI（Time Delay Integration）方式で電荷を蓄積するように画素部
を構成し、出力部はCCDで蓄積された各コラムの電荷をAD変換してメモ
リーバッファに保存した後順次出力するように構成することによって、C
CD素子としてCMOS素子の特性による解像度と転送速度を向上させるだ
けでなく、消費電力とノイズを低減させることができるようにしたTDIラ
15 ンイメージセンサーを提供することにある（【0015】）。

(2) 「本発明」のTDIイメージラインセンサーは、M個のCCDが一列配列
されたラインセンサーと、スキャン方向に並列にN個のラインセンサーが配
列されてラインセンサーのコラム別に蓄積された電荷を並列方向に移動させ
て蓄積する画素部と、画素部に蓄積された電荷をコラム別に並列入力を受け
てAD変換して保存した後順次出力する出力部を含むことを特徴とし、「本
20 発明」における出力部は、画素部に蓄積された電荷をコラム別に電荷保存ノ
ードに並列入力を受けてそれぞれ増幅するためのM個の増幅器と、増幅器か
ら出力される各信号をAD変換するM個のAD変換器と、AD変換器の出力
を保存して順次出力するメモリーバッファを含むことを特徴とし、「本発
25 明」における増幅器は、ソースフォロワ増幅器であることを特徴とする（【0

【016】ないし【0018】。

2 引用文献（甲2文献）の記載事項

本件優先日前に頒布された刊行物である甲2文献には、別紙2のとおり記載（ただし、訳文）があり、この記載によれば、次のような開示があるものと認められる。

(1)ア 電荷結合素子（CCD）は、優れた光学性能を持つことが証明されているため、高性能な光子検出器にはCCDセンサがよく取り上げられ、また、航空宇宙センサの分野では、TDI CCDが軌道上での観測に非常に適しているとされているが、CCDは比較的消費電力が大きく、消費電力が気になる機器ではCMOSデバイスが好ましいが、CMOS光子センサはCCDに比べてノイズが多く光学性能が劣り、また、COMS光子センサのみではTDI機能を実現することが難しい（第1欄19行～47行）。

このため、CCD光子検出器の優れた光学性能とCMOSプロセスにより可能となる低消費電力及び高密度実装を組み合わせた光子センサの作成が望まれるが、1枚の基板上でCCD及びCOMSプロセスを組み合わせることは困難であり、また、CCD及びCMOSの両方の技術を用いて単一の基板上に製造されたデバイスは、電荷移動効率の悪さ及びプロセスが最適化されていないことによるノイズの多さのため不十分な画像品質が問題となり、こうした両立しがたい製造プロセス技術を統合することを避けるため、第2のプロセスを用いた第2の基板（CMOS読み出し等）を相互接続した第1のプロセスを用いた第1の基板（CCD光子検出器等）に形成された構造を利用するデバイスが開発されてきているが、電荷の検出は一般的に特定の電荷の収集に対して1回だけ実行できることに留意すべきであり、また、CCDから増幅されていない信号やバッファされていない信号を供給すると、多くの場合、劣化した信号をもらすことになる（第1欄48行～第2欄7行）。

イ 本発明は、これらの問題及び先行技術の欠点等を解決することにより、
本発明の1つの実施形態は、列（パラレル）出力において、又は近くで、
CCDからデータを抽出し、その結果、電力を大量に消費するシリアルシ
フトレジスタを取り除くことにより、CCDの電力損失を劇的に削減する
5 ことができるという事実に基づくものであり、本発明は、CCD光子検出
器とCMOS回路読み出し回路を組み合わせることで、現状の技術に比べ
て大きな利点が得られる（第2欄13行～24行）。

(2) そして、甲2文献には、①「CCDイメージセンサアレイ124は、複数の
サブアレイ1204にまとめられた複数のピクセル604を含む。ピクセル
10 604の各列（行）は、センスノード804aと関連していてもよい。」（9
欄24～27行、図12）、②「センスノード804は、典型的には、フロー
ティングディフュージョンへのコンタクトを有する。」（第6欄60行から6
1行）、③「図示されているように、第1の半導体基盤126上に形成される
増幅器1208は、各センスノード804に関連していてもよい。」（第9欄
15 30～33行、図12）、「電圧バッファされた出力を提供するために、増幅
器1208は、ソースフォロア…を構成してもよい。」（第9欄39行～41
行）との記載があり、これらの記載によれば、「CCDイメージセンサアレイ
124は、複数のサブアレイ1204に属するピクセルを含み」（2a）、「ピ
クセルの各列は、センスノード804に接続し、センスノード804は、フ
ローティングディフュージョンへのコンタクトを有し、」（2b）、「各センス
20 ノードは、増幅器1208が接続され、増幅器は、ソースフォロアで構成さ
れ、」（2c）との発明特定事項を含む発明が記載されているといえる。

また、「…センスノード804から電圧モード増幅器820への電圧信号
を運ぶための信号ライン906は、リセットスイッチ又はトランジスタ90
8に接続される。…検知された後（おそらく複数回）信号電荷パケットはダイ
25 オードトレイン（図9には示されていない）を介して除去され得る。」（第

8 欄 4 6 行～6 0 行)、「図 1 2 に示すように…リセットスイッチ 9 0 8 は、
接続されたセンスノード 8 0 4 をリセットするために、第 1 の半導体基板に
形成することができる。」(1 0 欄 1 3 行～2 0 行) との各記載並びに図 9 及
び図 1 2 からすると、甲 2 文献には、「各センスノード 8 0 4 には、当該セン
5 スノード 8 0 4 をリセットするためのリセットトランジスタが接続され、当
該リセットトランジスタは、ゲートと V r e s e t に接続されたダイオード
ドレインを有し、」(2 d)、「各センスノード 8 0 4 に蓄積された電荷が複数
回検知された後、各センスノード 8 0 4 の信号電荷パッケージが除去される場
合があり、」(2 d') との発明特定事項を含む発明の記載があることが認めら
10 れる。

次いで、甲 2 文献には、「一つのピクセルからの信号又は T D I 配置の多数
のピクセルから統合された信号は、アナログデジタル変換器 (A D C) 1 2
2 0 により処理される。…A D C によりデータがデジタル化された後、第 2
の半導体基板 1 3 0 上に形成されたシリアライザ 1 2 2 4 によってデジタル
15 処理される。」(第 1 0 欄 3 0 行～3 9 行) との記載があるから、「ピクセル信
号は、アナログデジタル変換器 1 2 2 0 により処理され、シリアライザ 1 2
2 4 に処理される」(2 e) との発明特定事項を有する発明の記載があり、ま
た、「他の実施形態では、電荷は、連続する積分期間中に連続する画素 6 0 4
に蓄積されてもよい。この蓄積された電荷の実質的にすべてが、その後、最
20 後のウェル 6 1 4 に転送される。このプロセスは、当業者には T D I (時間
遅延積分) としても知られている。」(第 7 欄 1 0 行～1 5 行) との記載があ
るから、甲 2 文献には「T D I イメージャ」に関する発明の記載もあること
が認められる。

(3) 以上によれば、甲 2 文献には、「C C D イメージセンサアレイ 1 2 4 は、
25 複数のサブアレイ 1 2 0 4 に属するピクセルを含み、ピクセルの各列は、セ
ンスノード 8 0 4 に接続し、センスノード 8 0 4 は、フローティングディフ

ユージョンへのコンタクトを有し、各センスノードは、増幅器1208が接続され、増幅器は、ソースフォロアで構成され、各センスノード804には、当該センスノード804をリセットするためのリセットトランジスタが接続され、当該リセットトランジスタは、ゲートとVresetに接続されたダイオードドレインを有し、各センスノード804に蓄積された電荷が複数回検知された後、各センスノード804の信号電荷パッケージが除去される場合があり（下線部は当審で引いたもの。以下、この下線部を「2d'の構成」という。）、ピクセル信号からの信号は、アナログデジタル変換器により処理され、シリアライザ1224に処理されるTDIイメージャ」の発明が記載されているものと認められる。

3 技術常識について

(1) ア(ア) 本件優先日前に頒布された刊行物である乙5文献には、別紙3の1のとおり記載があり、同記載を総合すると、同文献には、FPGAタイプを採用した、固体撮像装置に用いられる電荷転送デバイスより成る埋込チャンネルCCD(BCCD)のCCD遅延線において、時点t1～t4までの間に1回、信号電荷q1を読み取り処理し、t5で信号電荷を廃棄し、t6で新たな信号電荷q2を転送し、信号電荷q2もq1と同様の処理が繰り返されることが開示されている。

(イ) 本件優先日前に頒布された刊行物である乙6文献には、別紙3の2のとおり記載があり、同記載を総合すると、同文献には、CCDの電荷検出装置等に関するものにおいて、フローティングゲートに転送されてきた信号電荷Qは、次の信号電荷が転送される前にRD99に吸収され、前の信号電荷がリセットされた後に次の信号電荷の入力が受け付けられることが開示されているものと認められる。

(ウ) 本件優先日前に頒布された刊行物である乙7文献には、別紙3-3のとおり記載があり、同記載を総合すると、同文献には、電荷検出方

式としてF G Aタイプを採用した固体撮像装置において、信号電荷を読み出した後に、リセットゲート26をHighにして、チャンネル領域21からリセットドレイン27に電荷の吐き出しを行うことが開示されているものと認められる。

5 イ 前記ア(ア)ないし(ウ)の各文献の記載を総合すると、撮像素子としてC Dを用いた固体撮像装置において、信号電荷の検出方式としてF G Aタイプを採用したとき、信号電荷の入力を受けた後、次の信号電荷が転送される前に信号電荷がリセットされることは、本件優先日当時における技術常識であったと認められる。

10 ウ これに対し、原告は、前記第3の1(2)ウ(ア)のとおり、甲2発明は、F G Aタイプであるのに対し、乙7文献に記載された発明は、F G Aタイプであるとはいえないから、これらは甲2発明に採用されている技術常識を認定する根拠になり得ず、仮にF G Aタイプであるとしても、甲2発明における「浮遊ゲート904のリセット」に対応する事項の開示はなく、また、乙6文献は、甲2発明における浮遊ゲート904のリセットの開示がないから、甲2発明に採用されている技術常識を認定する根拠となり得ない旨主張する。

15 20 しかし、乙7文献には、「信号電荷検出部が基本的にはF G方式の一種であるものの、F G方式以上の高変換利得を得ることができる。」(【0011】)、「上記固体撮像装置1は、基本的にはF G方式の固体撮像装置の一種であるものの、F G方式以上の高変換利得を得ることが可能である。」(【0020】)との記載があるように、同文献で採用されている固体撮像装置における信号電荷検出部にはF G Aタイプが採用されていることを前提とするものである。

25 また、技術常識は、技術的に共通する複数の各文献で採用されている様々な構成を前提としつつ、抽出することができる共通の技術事項を認定する

ものであるところ、原告の上記主張は、甲2発明で採用されている構成が乙6文献や乙7文献に開示されていないことを問題とするものにとどまるから、採用の限りではない。

(2)ア 本件優先日前に頒布された以下の刊行物には、以下のとおりの記載がある。

(ア) 特開2007-281540号公報（甲24。公開日平成19年10月25日）

「【0001】

本発明は、物理量分布検出装置および撮像装置に関し、特に列並列型AD（アナログーデジタル）変換装置を搭載した物理量分布検出装置および当該物理量分布検出装置である固体撮像装置を撮像デバイスとして用いた撮像装置に関する。

【0076】

なお、上記各実施形態では、比較器31を含むADC23（23-1～23-m）が、列信号線14-1～14-mに対して、画素ピッチに合わせて画素列の数だけ、即ち1対1の対応関係をもって配置されてなるAD変換装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、複数本の列信号線14に対して1つのADC23を配置し、当該ADC23を時分割で使用する構成のAD変換装置に対しても同様に適用可能である。」

(イ) 特開2014-23065号公報（甲26。公開日平成26年2月3日）

「【0001】

本技術は、固体撮像装置、及び製造方法に関し、特に、例えば、行方向に並ぶ複数のAD変換器を有する、いわゆる列並列型のAD変換部を備えるイメージセンサ等の固体撮像装置において、隣接する列どうしの

AD変換器を構成するコンパレータの間のクロストーク特性を、副作用なしで改善することができるようにする固体撮像装置、及び、製造方法に関する。

【0308】

5 また、本実施の形態では、列並列AD変換部22において、画素アレイ10の画素11_{m、n}の一行に対して、1つのADC31_nを設けることとしたが、列並列のAD変換部22では、その他、例えば、画素アレイ11_{m、n}の2列等の複数列に対して、1つのADCを設け、1つのADCにおいて、画素11_{m、n}の2列等からの電気信号を、時分割でAD変換
10 換することができる。」

(ウ) 特開2013-51527号公報(甲27。公開日平成25年3月14日)

【0001】

本発明は、固体撮像装置及び撮像装置に関する。

15 **【0188】**

 なお、上記第1～第5の実施形態では、比較器を含むAD変換器が画素ピッチに合わせて画素列の数だけ、即ち画素列に対して1対1の対応関係で配置されている場合を例に説明したが、本発明はこの適用例に限られるものではない。つまり、複数本の垂直信号線22に対して1つの
20 AD変換器を配置してもよい。この場合、このAD変換器は、時分割で対応する複数本の垂直信号線22に出力された信号電圧をAD変換する。

イ 上記の各文献の記載を総合すると、固体撮像装置におけるAD変換器には、画素列に対して1:1の対応関係で配置されるものがあることは、本件優先日当時における技術常識であったと認められる。

25 4 相違点2の看過(取消事由1)について

(1) 原告は、前記第3の1(2)のとおり、本件発明と甲2発明には、本件決定

が認定した相違点のほか、甲2発明には「各センスノード804に蓄積された電荷が複数回検知された後に、各センスノード804の信号電荷パッケージが除去される場合もあり」(2d')との構成を備えていることを前提として、本件決定には相違点2の看過がある旨主張するところ、前記2(3)のとおり、
5 甲2発明は、原告が主張する2d'の構成を備えているため、以下、これを前提にして検討する。

(2) 甲2発明の2d'の構成は、「検知された後(おそらく複数回)、信号電荷パッケージは、ダイオードトレイン(図9には示されていない)を介して除去され得る。」(第8欄58~60行)に対応するものであるところ、検知される信号電荷パッケージは、1つのパッケージであるのか複数のものであるのかについて同記載からは必ずしも明らかではない。

もともと、甲2文献の他の実施例に関する記載を見てみると、図7の実施例に関して、「…相互接続404a-bによってセンスノード804からの電圧信号が供給されるので、1つの電荷の収集の複数の測定値を提供するために、センスノード804の電圧を複数回読み取ることができる。したがって、信号対雑音比を改善するために、センスノード804内の、又はセンスノード804に関連する電荷の複数のサンプル(測定値)を取ることができる。」(第7欄55~63行)と、一つの信号電荷のパッケージがセンスノード804に伝達されるごとにセンスノードの電圧を複数回読み取ることができることが記載されており、また、図8の実施例に関して、「画素604の1つからの画像信号に関連付けられた電荷がポテンシャルウェル818に転送されると、ゲート806上の電圧変化が検知され得るように導入される。…検知された後、信号電荷パッケージは、ポテンシャルウェル818から転送され、ダイオード830及びダイオードトレイン832を介して除去されてもよいし、あるいは、ノイズ低減のために複数のサンプルを可能にするためにフローティングゲート806の下に残ってもよい。所望の数のサンプルが得られ
15
20
25

た後、電荷は、ダイオードトレイン 8 3 2 を介して除去され得る。」(第 8 欄 2 3 ~ 3 5 行) と、1 つの信号電荷を検知した後、ダイオードトレイン 8 3 2 を介して除去してもよいし、ノイズ低減のために複数を残してもよく、所望の数のサンプルが得られた後、電荷をダイオードトレインを介して除去することが記載されている。

このように、甲 2 文献においては、複数回検知する場合は、単一の信号電荷パケットを前提にしており、複数の信号電荷パケットについて複数回検知する構成については特段の記載も示唆も見当たらないし、同文献 (第 6 欄 5 0 行 ~ 第 7 欄 4 3 行) には、図 6 に関する実施例として、「ノイズ性能を向上させるために、センスノード 8 0 4 の直前に合算ウェル 6 0 8 を使用してもよい。」との記載があるが、ここでも複数の信号電荷パケットを「合算」する旨の記載は見当たらない。

そうすると、甲 2 文献の「検知された後 (おそらく複数回)、信号電荷パケットは、ダイオードトレイン (図 9 には示されていない) を介して除去され得る。」(第 8 欄 5 8 ~ 6 0 行) との記載は、単一の信号電荷パケットを複数回検知した後、信号電荷パケットはダイオードトレインを介して除去され得ることを記載したものであるといえるから、「各センスノード 8 0 4 に蓄積された電荷が複数回検知された後、各センスノード 8 0 4 の信号電荷パケットが除去される場合があり」(2 d' の構成) は、各センスノード 8 0 4 に蓄積された単一の信号電荷パケットの電荷が複数回検知された後、各センスノード 8 0 4 の信号電荷が除去される場合があるとの構成であることになる。

こうした構成を前提とした上で、甲 2 発明と同じく、F G A タイプを用いた信号電荷の検出方式において、信号電荷の入力を受けた後、次の信号電荷が転送される前に信号電荷がリセットされることは、本件優先日当時の技術常識であったことを踏まえると、甲 2 発明においても、本件発明における「前記電荷保存ノードが 1 つのラインセンサーの電荷の入力を受けることと、前

記電荷保存ノードをリセットさせることと、が交互に行われる」(構成要件H)の構成を備えているといえる。

したがって、甲2発明における2d'の構成は、本件発明との相違点となるものではない。

5 (3) これに対し、原告は、前記第3の1(2)ア(イ)のとおり、ライセンサーからの電荷入力を複数回受けた後にリセットを行うという動作は、複数ラインからの電荷入力を積算することを意味することを前提として、同ウ(イ)のとおり、甲2発明において、複数の画素の電荷を合算することによってノイズ性能を向上させるということは、ピクセルビニングと呼ばれる周知技術を採用したものであり、こうした周知技術は本件技術常識と相反するものであるから、甲2発明には本件技術常識は採用されていない旨主張する。

10 15 20 25 30 35 40 45 50 55 60 65 70 75 80 85 90 95 100 105 110 115 120 125 130 135 140 145 150 155 160 165 170 175 180 185 190 195 200 205 210 215 220 225 230 235 240 245 250 255 260 265 270 275 280 285 290 295 300 305 310 315 320 325 330 335 340 345 350 355 360 365 370 375 380 385 390 395 400 405 410 415 420 425 430 435 440 445 450 455 460 465 470 475 480 485 490 495 500 505 510 515 520 525 530 535 540 545 550 555 560 565 570 575 580 585 590 595 600 605 610 615 620 625 630 635 640 645 650 655 660 665 670 675 680 685 690 695 700 705 710 715 720 725 730 735 740 745 750 755 760 765 770 775 780 785 790 795 800 805 810 815 820 825 830 835 840 845 850 855 860 865 870 875 880 885 890 895 900 905 910 915 920 925 930 935 940 945 950 955 960 965 970 975 980 985 990 995

しかし、前記(2)のとおり、甲2文献の「検知された後(おそらく複数回)、信号電荷パケットは、ダイオードトレイン(図9には示されていない)を介して除去され得る。」との記載は、単一の信号電荷パケットを複数回検知した後、信号電荷パケットはダイオードトレインを介して除去され得ることを記載したものであるといえるから、原告の上記主張はその前提を欠くものであって、理由がない。

(4) 以上によれば、本件決定には、甲2発明について2d'の構成を認定をしていない点で誤りがあるものの、原告が主張する相違点2(又は相違点2')は存しないから、本件決定は結論において相当であり、原告主張の取消事由1は理由がない。

5 取消事由2(相違点3の看過)

(1) 原告は、前記第3の1(3)のとおり、本件決定は、本件発明と甲2発明の対比において相違点3、すなわち、本件発明のラインセンサーはM個のCCDが一行配置したものであり、かつ、M個の増幅器及びM個のAD変換器が設けられており、M個のCCDのそれぞれに蓄積された電荷をM個の増幅器

によって並列入力を受けて増幅し、M個の増幅器から出力される各信号をM個のAD変換器によってAD変換するのに対し、甲2発明のラインセンサーはM個のCCDを一行配置したものであり、かつM個の増幅器が設けられているが、アナログデジタル変換器は1つのユニットであり、M個のCCDのそれぞれに蓄積された電荷をM個の増幅器によって並列入力を受けて増幅するものの、M個の増幅器から出力される各信号をAD変換器によってAD変換するのかが不明である点について、相違点の看過がある旨主張するので、以下検討する。

(2)ア 本件発明は、「M個のCCDが一行配列されたラインセンサー」(構成要件A)、「前記画素部に蓄積された前記電荷をコラム別に電荷保存ノードに並列入力を受けてそれぞれ増幅するためのM個の増幅器：」(構成要件C)、「前記増幅器から出力される各信号をAD変換するM個のAD変換器；および」(構成要件D)との発明特定事項を有するものであるから、本件発明の「ラインセンサーはM個のCCDが一行配置したものであり、かつ、M個の増幅器及びM個のAD変換器が設けられており、M個のCCDのそれぞれに蓄積された電荷をM個の増幅器によって並列入力を受けて増幅し、M個の増幅器から出力される各信号をM個のAD変換器によってAD変換する」ものであるといえる。

これに対し、甲2発明は、「CCDイメージングセンサアレイ124は、複数のサブアレイ1204に属するピクセル604を含み、」(2a)、「ピクセルの各列はセンスノード804に接続し、」(2b)、「各センスノード804には、増幅器1208が接続され」(2c)、「TDIイメージャ」(2f)との構成を有するものであり、複数のサブアレイ1204の数、センスノードの数及び増幅器1208の数はいずれも等しい構成であると理解できるが、「ピクセルからの信号は、アナログデジタル変換器1220により処理され、シリアルライザ1224により処理される」(2e)との構成

からは、アナログデジタル変換器の個数については特定されていない。ここで、甲2文献の記載事項についてみると、図12には、アナログデジタル変換器1220については記載が省略されており、サブアレイ1204、センスノード及び増幅器の数と同一のものであるかは不明であり、増幅器
5 1208がどのようにしてアナログデジタル変換器1220に入力されるかについての記載もない。

そうすると、甲2発明において、増幅器1208から入力されるアナログデジタル変換器の個数は不明であるというほかなく、増幅器とAD変換器が同数である本件発明とこの点において相違する（原告が主張する相違
10 点3）。

イ これに対し、被告は、前記第3の2(3)アのとおり、甲2文献の図12の「増幅器1216」と上下方向に並んだ3つの「…」の記号は、当業者であれば、本来は多数の増幅器1216が存在するものが図面上省略されていることを意味するものと理解でき、甲2発明のTDIイメージャにおいては、読み出し（検出）は列ごとに行われるものであるから、各列の「センスノード804」が受け入れた電荷の値は、各列に対応した「増幅器1
15 208」が増幅し、それに1対1に対応する増幅器1216を経由して同時にアナログデジタル変換器1220に入力され処理されると理解できるから、相違点3は存在しない旨主張する。

しかし、前記3(2)アの各文献の記載に加え、特開平6-197285号公報（甲25。公開日平成6年7月15日）には、「第2の発明においては、撮像素子から得られる2つの色信号を時分割的に切替えるスイッチ手段を設けている。」（【0018】）、「第2の発明によれば、スイッチ手段から時分割で得られる2つの色信号を共通のAD変換器に加えることにより、
20 記録時に用いられるAD変換器が削減できる」（【0020】）との記載があることを総合すると、固体撮像装置におけるAD変換器は、増幅器より少

ない数を設けることも、本件優先日当時における技術常識であったといえることからすると、甲2発明においても、各列の「センスノード804」が受け入れた電荷の値は、各列に対応した「増幅器1208」が増幅し、それに1対1に対応する増幅器1216を経由して同時にアナログデジタル変換器1220に入力され処理されるとは限らず、省略された図12の「…」の記載から、アナログデジタル変換器と増幅器が同数であると当業者であれば当然に理解するとまではいえないから、被告の上記主張は理由がない。

(3) 上記(2)のとおり、本件発明と甲2発明には、本件決定が認定した相違点のほかに相違点3があり、本件決定には相違点3の看過があるといえる。

もつとも、前記3(2)のとおり、固体撮像装置におけるAD変換器には、画素列に対して1:1の対応関係で配置されるものがあることは本件優先日当時における技術常識であるところ、甲2発明においては、複数のサブアレイ1204の数、センスノードの数及び増幅器1208の数はいずれも等しい構成であり、M個の増幅器から出力される各信号を変換するAD変換器の個数が不明であるとしても、上記技術常識を踏まえると、甲2発明においても増幅器の数とAD変換器の数も同一の構成を有するものであることは当業者であれば容易に想到するといえる。

そうすると、上記相違点3の看過は、容易想到性の結論に影響を及ぼすとはいえない。

(4) 以上によれば、本件決定には、相違点3の看過があるものの、本件決定の結論に影響を及ぼすものではないから、原告主張の取消事由2は理由がない。

6 結論

以上によれば、原告が主張する取消事由はいずれも理由がなく、本件決定を取り消すべき違法は認められない。よって、原告の請求を棄却することとして、主文のとおり判決する。

知的財産高等裁判所第4部

裁判長裁判官

5

菅 野 雅 之

裁判官

10

中 村 恭

裁判官

15

岡 山 忠 広

(別紙1)

【発明の詳細な説明】

【技術分野】

【0001】

5 本発明はT D Iラインイメージセンサーに関するもので、より詳細にはC C D素子を通じてT D I (T i m e D e l a y I n t e g r a t i o n) 方式で電荷を蓄積するように画素部を構成し、出力部はC C Dで蓄積された各コラムの電荷をA D変換してメモリーバッファに保存した後、順次出力するように構成することによってC C D素子とC M O S素子の特性による解像度と転送速度を向上させるだけ
10 けでなく、消費電力とノイズを低減させることができるようにしたT D Iラインイメージセンサーに関するものである。

【背景技術】

【0002】

15 最近、生産設備が大量化、自動化および精密化されるにつれて、人の肉眼または各種センサーに依存していた機能が次第にイメージセンサーを採用するビジョンマシン (v i s i o n m a c h i n e) に代替されている傾向にある。このようなイメージセンサーに主に使用されている半導体素子が電荷結合素子 (c h a r g e c o u p l e d d e v i c e s ; C C D) である。

【0003】

20 C C Dは一つの素子から隣接した他の素子に電荷を転送できる素子を意味する。このようなC C Dを採用したセンサーは光量による各セル (c e l l) 内の自由電荷量の変化を電氣的信号に変換する構造を有する。

【0004】

25 構造的に、C C Dは大きく、実際の光量によって電荷が蓄積されるセル領域および蓄積された電荷を順に転送する通路の役割をするシフトレジスター (s h i f t r e g i s t e r) で構成される出力部を含む。

【0005】

CCDは各セルがどのようなアレイ (array) に配置されて映像を生成するかによって、領域スキャン (area scan) 方式、ラインスキャン (line scan) 方式、TDI (Time Delay Integration) ラインスキャン方式などに分かれる。

【0006】

ラインスキャン方式のイメージセンサ (以下「ラインセンサ」という) は、画像光を受光するピクセルがライン上に配列された1次元センサーである。2次元に広げられた画像を撮像する場合には、ラインセンサまたは被写体を移動させて被写体を一ラインずつ順に撮像する。

【0007】

すなわち、ラインスキャン方式は一度に一ラインずつ任意の速度で露出および転送する方式であり、領域スキャン方式に比べて低費用で高速および高分解能映像を得ることができるという長所を有する。例えば、 $2048 * 2048$ のフレームを得るために、領域スキャン方式は4Mのピクセル (pixel) 数を必要とするのに反して、ラインスキャン方式は2Kのピクセルさえあれば $2048 * 2048$ だけでなく $2048 * 1000$ などの多様な大きさのフレームを得ることができる。

【0008】

しかし、高速で移動する被写体を撮影する場合や、ラインセンサーを高速に移動させて被写体を撮影するときのように、高速スキャンを遂行する場合、各ラインごとに高速で電荷の蓄積と転送を繰り返すことになるため、一ライン当たりに電荷を蓄積できる時間が短くなって画像の光量が不足する。このように、光量に対する要求が増加しても、照明装置の限界のために光量を無制限に増加させることができない。

【0009】

したがって、PPD (pinned-photodiode)、CMOSセンサな

どの材料を改善して感度を高める研究が進められている一方、複数のラインセンサーを並べて光量を累積させて感度を高める方法も提案されている。

【0010】

TDIラインスキャン方式のイメージセンサ（以下、「TDIラインイメージセンサ」という）は、ラインセンサーがスキャン方向に複数段配列されたもので、各ラインのCCDで蓄積された電荷を画像の移動と同期させて次のラインのCCDに転送する。このような過程を最後のラインセンサーまで繰り返して電荷を重ねた後出力することによって、結果的に高速スキャンにおいても光量を十分に満足する画像を得ることができる。

10 【0011】

本発明の背景技術は、大韓民国公開特許公報第2009-0023573号（2009.03.05.公開、発明の名称：TDI-CCDイメージセンサーを制御するための方法）に開示されている。

【発明の概要】

15 【発明が解決しようとする課題】

【0012】

このようなTDIラインイメージセンサーの場合、各ラインのCCDで蓄積された電荷を隣接した次のラインのCCDに並行移動により最後のラインまで移動させて蓄積した後、最後のラインに蓄積された電荷を垂直移動させて信号処理部に出力することによって、ライン単位で各セルに対して順次データを処理することができるようにする。

【0013】

前記において、CCDに蓄積された電荷を隣接したラインに並行移動させる時は画像の移動と同期して並列に移動されるが、蓄積された電荷を信号処理部に出力するために垂直移動させる時は停止した状態で一つずつ直列移動させて転送するため、垂直移動時に多くの時間が要されるという問題点がある。

【0014】

特に、T D I ラインイメージセンサーの場合、スキャン方向に並列に配列されたラインの数よりは高い解像度のために、各ラインに沿って一列配列された C C D の数が相対的に多いため、T D I ラインイメージセンサーを通じてイメージをスキャンするために要される多くの時間が蓄積された電荷を垂直移動させて出力することに起因する問題点がある。

【0015】

本発明は前記のような問題点を改善するために創出されたもので、本発明の目的は C C D 素子を通じて T D I (Time Delay Integration) 方式で電荷を蓄積するように画素部を構成し、出力部は C C D で蓄積された各コラムの電荷を A D 変換してメモリーバッファに保存した後順次出力するように構成することによって、C C D 素子と C M O S 素子の特性による解像度と転送速度を向上させるだけでなく、消費電力とノイズを低減させることができるようにした T D I ラインイメージセンサーを提供することである。

15 【課題を解決するための手段】

【0016】

本発明の一側面に係る T D I ラインイメージセンサーは、M 個の C C D が一列配列されたラインセンサーと、スキャン方向に並列に N 個のラインセンサーが配列されてラインセンサーのコラム別に蓄積された電荷を並行方向に移動させて蓄積する画素部；および画素部に蓄積された電荷をコラム別に並列入力を受けて A D 変換して保存した後順次出力する出力部を含むことを特徴とする。

【0017】

本発明において出力部は、画素部に蓄積された電荷をコラム別に電荷保存ノードに並列入力を受けてそれぞれ増幅するための M 個の増幅器；増幅器から出力される各信号を A D 変換する M 個の A D 変換器；および A D 変換器の出力を保存して順次出力するメモリーバッファ；を含むことを特徴とする。

【0018】

本発明において増幅器は、ソースフォロワ増幅器であることを特徴とする。

【発明の効果】

【0019】

5 本発明に係るTDIラインイメージセンサーは、CCD素子を通じてTDI (Time Delay Integration) 方式で電荷を蓄積するように画素部を構成し、出力部はCCDで蓄積された各コラムの電荷をAD変換してメモリーバッファに保存した後順次出力するように構成することによって、CCD素子とCMOS素子の特性による解像度と転送速度を向上させるだけでなく消費電力とノイズを低減させることができる。

【発明を実施するための形態】

【0023】

15 図1は本発明の一実施例に係るTDIラインイメージセンサーを示したブロック構成図で、図2は本発明の一実施例に係るTDIラインイメージセンサーの画素部の構造を示した図であり、図3は本発明の一実施例に係るTDIラインイメージセンサーで電荷の移動を説明するための図である。

【0024】

図1と図2に図示された通り、本発明の一実施例に係るTDIラインイメージセンサーは画素部10および出力部20を含む。

20 **【0025】**

画素部10はM個のCCD14が一行配列されたラインセンサ12と、スキャン方向に水平にN個のラインセンサ12が配列されて、TDI方式でラインセンサ12__1～12__Nのコラム別に蓄積された電荷を水平方向に移動させて蓄積する。

【0026】

25 すなわち、図3に図示された通り、各CCD14のV1、V2、V3電圧を順に制御することによって、CCD14に蓄積された電荷が隣接したCCD14に移動

され、これによって電荷保存ノード（FD）に重ねて出力される。

【0027】

画素部10の構成は一般的なTDIラインイメージセンサーの画素部の構成と対応されるため、本実施例ではその具体的な構成に対する説明は省略する。

5 【0028】

出力部20は画素部10に蓄積された電荷をコラム別に並列入力を受けてAD変換して保存した後順次出力するように、増幅器22、AD変換器24およびメモリーバッファ26を含む。

【0029】

10 増幅器22は画素部10で蓄積された電荷をコラム別に電荷保存ノード（FD）に並列入力を受けてそれぞれ増幅するために、一つのラインセンサ12に配列されたCCD14の個数に対応するようにM個を具備する。

【0030】

15 この時、増幅器22は画素部10の最後のラインセンサ12_Nから電荷が移動して蓄積された電荷保存ノード（FD）の電位によりターンオンされて電圧値を出力するソースフォロワ増幅器で構成することができる。

【0031】

AD変換器24はM個の増幅器22から出力される各信号をAD変換する。

【0032】

20 メモリーバッファ26はM個のAD変換器24でデジタル信号に変換された画像信号を保存した後順次出力して信号処理部（図示されず）でライン別に画像信号を処理することができるようにする。

【0033】

25 このように構成されたTDIラインイメージセンサーをスキャンして撮影すると、TDI方式で画素部10の各ラインセンサ12のCCD14に蓄積された電荷はスキャンと同期して隣接したラインセンサ12にコラム別に移動されて出力部20の

電荷保存ノード（FD）に出力される。

【0034】

電荷保存ノード（FD）に蓄積された電荷は増幅器22を通じて増幅された後、AD変換されて信号（Signal）として出力される。以後、リセットゲート（RG）を通じて電荷保存ノード（FD）をリセットドレイン（RD）に連結された電圧（VDD）にリセット（Reset）させて次のラインセンサ12の電荷の入力を受けられるようにする。

【0035】

このように画素部10をCCD素子によるTDI方式で構成することによって光量を十分に満足する高分解能の映像を得ることができる。


【0036】

また、出力部20の電荷保存ノード（FD）に保存された電荷はCCD素子を通じて移動させるのではなく、増幅器22を通じて増幅した後AD変換器24でデジタル信号に変換してメモリーバッファ26に保存した後出力することによって、CMOS素子によって集積度を向上させることができるだけでなく、少ない電力で転送速度を向上させることができる。


【0037】

上述した通り、本発明の実施例によるTDIラインイメージセンサーによれば、CCD素子を通じてTDI（Time Delay Integration）方式で電荷を蓄積するように画素部を構成し、出力部はCCDで蓄積された各コラムの電荷をAD変換してメモリーバッファに保存した後順次出力するように構成することによって、CCD素子とCMOS素子の特性による解像度と転送速度を向上させるだけでなく消費電力とノイズを低減させることができる。


【図1】



【図2】



【図3】



(別紙 2)

(第 1 欄 19～30 行)

背景

5 イメージングデバイスは、多くの用途に役立ちます。特に、遠隔地で動作する
機器や、リアルタイム、又は、ほぼリアルタイムで画像データを送信する通信機
器の分野では、光子を検知して電気信号を生成することができる光子検出器を含
むフォーカルプレーンアレイが開発されている。このようなフォーカルプレーン
アレイに使用される様々な技術のうち、電荷結合素子 (CCD) は優れた光学性能を
10 持つことが証明されている。そのため、高性能な光子検出器には CCD センサがよ
く取り上げられる。

(第 1 欄 31～35 行)

また、航空宇宙用センサの分野では、TDI CCD (時間遅延積分型電荷結合素子)
15 が、センサを横切る画像を走査する、軌道上の動きと組み合わせられた加算機能と、
ノイズの少ない電荷転送のために、軌道上での観測に非常に適しているとされて
いる。

(第 1 欄 36～47 行)

20 しかし、CCD は比較的消費電力が大きいという特徴がある。消費電力が気にな
る機器では、CMOS (Complementary Metal Oxide Semiconductor、原文の
「Complimentary」は「Complementary」の誤記と認めた。) デバイスのような他の
プロセスで形成されたデバイスが好ましい。特に、CMOS 技術を用いた低消費電力
で高密度に実装された処理回路を製造することが要求されるその技術は発達し
25 ている。しかし、CMOS 光子センサは、CCD に比べてノイズが多く、一般的に光学
性能も劣る。また、CMOS 光子センサのみでは、TDI (時間遅延積分) 機能を実現す

ることが難しい。

(第1欄48～60行)

5 そのため、CCD光子検出器の優れた光学性能と、CMOSプロセスにより可能となる低消費電力及び高密度実装を組み合わせた光子センサの作成が望まれていた
10 ののである。しかし、1枚の基板上でCCD及びCMOSプロセスを組み合わせることは困難であることが分かった。このような困難は、処理温度や必要な酸化膜の厚さが異なることを含む、両プロセス間の基本的に両立しがたいことから生じる。また、CCD及びCMOS両方の技術を用いて単一の基板上に製造されたデバイスは、電
10 荷移動効率の悪さ及びプロセスが最適化されていないことによるノイズの多さのため、不十分な画像品質が問題となる。

(第1欄61行～第2欄2行)

15 両立しがたい製造プロセス技術を統合することをさけるために、第2のプロセスを用いた第2の基板(CMOS読み出しなど)を相互接続した第1のプロセスを用いた第1の基板(CCD光子検出器など)に形成された構造を利用するデバイスが開発されてきた。このようなシステムでは、通常、画像を作成するために使用される信号を得るために、検出器(第1)基板から電荷量を検知又は読み取り、次に読み出し及び処理(第2)基板上で電荷を増幅する。

20

(第2欄3～7行)

さらに、電荷の検出は、一般的に、特定の電荷の収集に対して1回だけ実行できることに留意すべきである。また、CCDから増幅されていない信号やバッファ
25 されていない信号を供給すると、多くの場合、劣化した信号をもたらすことになる。

(第2欄9～12行)

発明の概要

本発明は、これらの問題及びその他の問題と、先行技術の欠点を解決することに向けられている。

5

(第2欄13～28行)

本発明の少なくとも1つの実施形態は、列(パラレル)出力において、又は、近くで、CCDからデータを抽出し、その結果、電力を大量に消費するシリアルシフトレジスタを取り除くことにより、CCDの電力損失を劇的に削減することができるという事実に基づいている。このように、列並列電圧出力を持つCCD光子検出器と、デジタル化やデータ処理を含むCMOS読み出し回路を組み合わせることで、現状の技術に比べて大きな利点を得られる。本発明は、個別に製造された電圧出力を有するCCD光子検出器とCMOS読み出し回路を、単一の光検出システムに組み合わせることに関するものである。多くの場合、最新の技術を用いて検出器の基板と読み出し回路の基板を機械的及び電氣的に結合することになる。なお、列を行と呼んだり、逆に行を列と呼んだりする場合がある。

10

15

(第2欄29～49行)

本発明の実施形態によれば、センスノードに関連付けられた第1の半導体基板上の電荷結合素子(CCD)光子検出器を含む光子センサシステムが提供される。第1の半導体基板のセンスノードは、第2の半導体基板上の読み出し回路に電氣的に相互接続されている。特に、電荷結合素子のセンスノードは、電氣的相互接続を介して読み出し回路に電圧信号を提供する。第1の半導体基板は、シリコン又は他の半導体材料で形成された構造を含んでもよく、一方、第2の半導体基板は、第1の半導体基板の構造とは異なる半導体構造を含んでもよい。本発明の実施形態によれば、電氣的接続は、信号ラインを形成してもよく、特定の実

20

25

施形態において第3の基板上に形成されてもよいバンプボンダ、ワイヤ、ビア、又はトレースから構成されてもよい。本発明のさらなる実施形態によれば、第1及び第2の半導体基板は、直接又は第3の基板を介して、互いに機械的に相互接続されている。

5

(第2欄50～59行)

第1の半導体基板上的出力ノードとしても知られるセンスノードは、第2の半導体基板上的読み出し回路に信号が伝送される前に、第1又は光子検出器基板上的1又は複数のトランジスタにバッファされてもよい。一例として、1又は複数のトランジスタは、CCD(第1の半導体基板)上に形成されたソースフォロワからなる増幅器を構成する、又はその一部であってもよい。さらに一例として、1又は複数のトランジスタは、CCD上に形成された電圧モード増幅器を構成する、又はその一部であってもよい。

10

15 (第2欄60行～第3欄3行)

さらに他の実施形態によると、電荷から電圧への増幅器がCCD上に設けられてもよい。本発明の他の実施形態によれば、センスノードからの電圧信号は、第1の半導体基板上で増幅されることなく、第2の半導体基板上的読み出し回路に渡される。電圧信号を受け取る第2の半導体基板上的読み出し回路は、電圧増幅器、電圧比較器、バッファ、又はアナログデジタル変換器で構成されてもよい。さらに、センスノードの電圧は、相関二重サンプリングの使用を含む、様々な技術を用いて読み取られる。

20

(第3欄4～24行)

本発明の実施形態によれば、光を検知する方法は、第1の半導体基板上に形成された、又は第1の半導体基板からなるCCDを用いて光子を検出することに応答

25

して電荷を生成することを含んでもよい。さらに、第1の半導体基板は、シリコン半導体で構成されていてもよい。光子の検出に応答して生成された電荷の全部又は一部を含む、第1の電荷パケットとしても知られる第1の収集が、第1のポテンシャルウェルに集められる。その後、第1のポテンシャルウェルに集められた電荷の第1のパケット（収集）に関連する第1の電圧を読み取ることにより、
5 電圧信号が生成される。第1の電圧信号は、第2の半導体基板上に形成された第1の回路コンポーネントに提供され、第1の電圧信号は、第2の半導体基板上の第1の回路コンポーネントを含む回路を用いて処理される。本発明のさらに他の実施形態によれば、第2の電圧信号は、第1のポテンシャルウェルに蓄積した電荷の第1のパケットに関連する第2の電圧を読み取ることにより作成される。すなわち、第1の半導体基板上のポテンシャルウェルに蓄積した電荷の第1のパケットに関連する電圧を複数回読み取ることができる。

(第6欄50行～第7欄43行)

15 図6は、本発明の実施形態に係るイメージングセンサアレイ124を構成する第1の半導体基板126のいくつかの特徴を示す断面図である。図示するように、イメージングセンサアレイ124は、半導体基板126に形成された複数の画素又は光を検出する手段604を含む。さらに、イメージングセンサアレイ124は、ノイズ性能を向上させるための読み出し又は合算ウェル608と、センスノード（出力ノード）804とを含む。そのセンスノード（出力ノード）804から電圧信号が第2の半導体基板130に形成された読み出し回路128（図6には示されていない）に提供されてもよい。さらに、センスノード804は、典型的には、フローティングゲイムイオンへのコンタクトを有する。他の実施形態では、合算ウェル608を採用しなくてもよい。一般的に、そして当業者であれば理解できるように、各画素604は、感光領域を構成する。より詳細には、画素604に入射する光子に
20 応答して、電荷が蓄積される。さらに、画素604の有効な感度範囲内では、蓄積され

た電荷の量は、積分期間中に画素 604 で受け取った光子の数に依存する。また、当業者であれば理解できるように、図 6 に図示された画素 604 は、本発明の実施形態に係るイメージングセンサアレイ 124 に含まれるエリアアレイ又はサブアレイ内のリニアアレイ又は 1 列（又は行）を構成してもよい。したがって、積分期間の後、収集された電荷は、1 つの画素 604 から直列に次の画素に転送され、最後に、合算ウェルが採用されていない実施形態では、最後のウェル 614 に転送されてもよい。他の実施形態では、電荷は、連続する積分期間中に、連続する画素 604 に蓄積されてもよい。この蓄積された電荷の実質的にすべてが、その後、最後のウェル 614 に転送される。このプロセスは、当業者には TDI（時間遅延積分）としても知られている。ここでも、ノイズ性能を向上させるために、センスノード 804 の直前に合算ウェル 608 を使用してもよい。図 6 は、3 相クロッキングを示しているが、他の実施形態では、4 相又は別の数の相クロッキングを利用してもよい。より詳細には、電荷の各収集が最後のウェル 614 に蓄積されると、読み出し回路 128（図 6 には示されていない）に伝送される電圧信号 612 を読み出すために、電荷は最後のウェル 614 からセンスノード 804 に移動させられる。あるいは、第 1 の半導体基板 126 上に増幅器（例えば、バッファ又は CTIA（Capacitance Transimpedance Amplifier））が設けられている実施形態では、電圧信号又は電荷信号がセンスノード 804 から読み出され、その後、増幅器の出力によって電圧信号 612 が供給されてもよい。一般に、画素間の電荷の移動は、転送ゲート 620 を用いて達成される。最後のゲート（出力ゲート）622 は、センスノードを最後のウェルから分離するように機能し、又はそれが存在する場合には、最後のゲート 622 は、センスノードを合算ウェルから分離するように機能する。センスノード 804 は、電圧信号 612 に隣接して描かれているが、本発明の実施形態に従って、中間回路が設けられてもよいことが理解できる。当業者であれば理解できるように、中間回路は、センスノード 804 と出力電圧信号 612 との間に介在して、出力の一部を形成してもよい。さらに、複数のセンスノード 804 が、画素 604 の列(行)

に関連付けられてもよい。一実施形態では、センスノード 804 は、CCD の列（行）の両端に存在し、CCD の順方向又は逆方向の動作に使用されてもよい。

（第 7 欄 4 4 行～第 8 欄 1 3 行）

5 図 7 は、本発明の実施形態に係るハイブリッドイメージャ 120 のコンポーネントを模式的に描いたものである。イメージングセンサアレイ 124 の感光領域を構成する画素 604 の 2 つの列（行）702a-b が描かれており、各列（行）702 はセンスノード 804 に相互接続されている。第 1 及び第 2 の相互接続 404a-b は、第 1 及び第 2 のセンスノード 804 からの電圧信号を、第 2 の半導体基板 130 上に形成され、読み出し回路 128 の一部を構成するプリアンプ 708 の入力に供給する。図示
10 されているように、各センスノード 804 は、単一のプリアンプ 708 と関連していてもよいが、他の配置も可能である。さらに、プリアンプ 708 は電圧モード増幅器からなり、相互接続 404a-b によってセンスノード 804 からの電圧信号が供給されるので、1 つの電荷の収集の複数の測定値を提供するために、センスノード
15 804 の電圧を複数回読み取ることができる。したがって、信号対雑音比を改善するために、センスノード 804 内の、又はセンスノード 804 に関連する電荷の複数のサンプル（測定値）を取ることができる。また、1 つ又は複数の追加の増幅器 712 が、読み出し回路 128 の一部として提供されてもよい。図 7 に示されるように、そのような追加の増幅器 712 への入力は、1 つ又は複数のプリアンプ 708 から
20 からの出力で構成されてもよい。増幅器 712 が増幅器 708 のいずれかからその入力を選択的に受け取ることができるように、スイッチ 716 が設けられてもよい。この追加の増幅器 712 は、読み出し回路 128 に含まれる少なくとも 1 つの他の増幅器 708 から入力を受けるので、追加の増幅器 712 は、必ずしも電圧モードの増幅器でなくてもよい。追加の増幅器 712 からの出力は、次に、処理（例えば相関二重サンプリング（CDS）及びアナログデジタル変換を含む）、ディスプレイ又はス
25 トレージのために、別の基板又は装置に関連する追加の回路に提供されてもよい。

あるいは、そのような追加回路は、読み出し回路 128 の一部として提供されてもよい。例えば、イメージングセンサアレイ 124 上の画素 604 によって収集された画像データを一時的又は長期的に保存するために、メモリが提供されてもよい。

5 (第 8 欄 1 4 ~ 3 5 行)

図 8 は、本発明の実施形態に従って電圧信号を提供するセンスノード 804 を含むハイブリッドイメージャ 124 の一部の概略図である。特に、図示された実施形態では、センスノード 804 は、ポテンシャルウェル 818 に重なるフローティングゲート 806 を構成する。隣接するポテンシャルウェル 812 からのポテンシャルウェル 818 への電荷の転送は、転送ゲート又は CCD ゲートとしても時々知られる制御ゲート 816 を使用して制御されてもよい。特に、バイアスゲート 822 を使用して、ポテンシャルウェル 818 を空乏状態に設定することができる。画素 604 の一つからの画像信号に関連付けられた電荷がポテンシャルウェル 818 に転送されると、ゲート 806 上の電圧変化が検知され得るように導入される。例えば、フローティングゲート 806 からの電圧信号は、第 1 の半導体基板 126 上又は第 2 の半導体基板 130 上に形成された増幅器又はプリアンプ 820 に供給されてもよい。検知された後、信号電荷パッケージは、ポテンシャルウェル 818 から転送され、ダイオード 830 及びダイオードドレイン 832 を介して除去されてもよいし、あるいは、ノイズ低減のために複数のサンプルを可能にするためにフローティングゲート 806 の下に残ってもよい。所望の数のサンプルが得られた後、電荷は、ダイオードドレイン 832 を介して除去され得る。

15 (第 8 欄 4 6 ~ 6 0 行)

本発明の他の実施形態に従ったハイブリッドイメージャ 124 の部分が、図 9 に示されている。特に、図 9 は、図 8 に描かれたハイブリッドイメージャ 124 と異なっている。センスノード 804 からの電圧信号は、フローティングゲートとして

も機能する電極 904 を使用するために供給される。電極 (ゲート) 904 の電圧は、リセットトランジスタ 908 によって決定される。また、センスノード 804 から電圧モードアンプ 820 への電圧信号を運ぶための信号ライン 906 には、リセットスイッチ又はトランジスタ 908 が関連付けられている。リセットスイッチ 908 及び
5 /又は電圧モード増幅器 820 は、第 1 の半導体基板 126 又は第 2 の半導体基板 130 のいずれかに形成されてもよい。検知された後 (おそらく複数回)、信号電荷パケットは、ダイオードドレイン (図 9 には示されていない) を介して除去され得る。

10 (第 9 欄 2 2 ~ 5 1 行)

図 12 は、本発明の実施形態に係るハイブリッドイメージャ 120 の一部を模式的に示した図である。CCD イメージングセンサアレイ 124 は、複数のサブアレイ 1204 にまとめられた複数の画素 604 を含む。画素 604 の各列 (行) は、センスノード 804a と関連していてもよい。さらに、サブアレイ 1204 からの双方向の出力をサポートするために、第 1 のセンスノード 804a が配置されている端部とは反対側の画素 604 の各列 (行) の端部に第 2 のセンスノード 804b が設けられても
15 よい。図示されているように、第 1 の半導体基板 126 上に形成された増幅器 1208 は、各センスノード 804 に関連していてもよい。図面を明確にするために、画素のすべての列 (行) が、関連付けられたセンスノード 804 又は増幅器 1208、又は
20 図に関連して説明される他のコンポーネントと一緒に示されているわけではない。当業者であれば理解できるように、増幅器 1208 は、センスノード 804 から検知された電圧と異なる出力電圧、又は比較するために増幅された出力電圧を提供する必要はない。したがって、電圧バッファされた出力を提供するために、増幅器 1208 は、ソースフォロワ又は他のバッファを構成してもよい。本発明の他の実
25 施形態によれば、増幅器 1208 は、関連するセンスノード 804 から電荷信号を読み取り、増幅器の出力として電圧信号を提供してもよい。したがって、CCD イメー

ジングセンサアレイ 124 を構成する第 1 の半導体基板 126 上で、電荷から電圧への変換が行われてもよい。あるいは、CCD 撮像素子を構成する第 1 の半導体基板 126 上の増幅器 1208 を省略してもよく、その場合は各センスノード 804 から直接電圧信号を読み出す。

5

(第 9 欄 5 2 行～第 1 0 欄 1 2 行)

センスノード 804 からの電圧信号は、センスノード 804 の増幅されていない電荷の収集から読み取られたものであっても、第 1 の半導体基板 126 上の増幅器 1208 の出力から読み取られたものであっても、相互接続 404 によって第 2 の半導体基板 130 上に形成された読み出し回路 128 に提供される。例えば、第 1 の半導体基板 126 上の CCD イメージングセンサアレイ 124 の画素 604 からの電圧信号は、第 2 の半導体基板 130 上に形成された読み出し回路 128 の少なくとも一部を構成する電圧モードの増幅器又はプリアンプ 708 の入力に伝達される。増幅器 708 は、図示された例では、その図において第 1 の半導体基板 126 の下にある第 2 の半導体基板 130 の一部に配置されているため、図 12 に点線を用いて示されている。当業者であれば理解できるように、電圧モード増幅器は、高い入力インピーダンス又は本質的に無限大の入力インピーダンスによって特徴付けられる。その結果、相互接続 404 によって増幅器 708 の入力に伝達されるようなセンスノード 804 の電圧は、複数回サンプリング又は読み取ることができる。これは、センスノード 804 に直接接続された場合、センスノード 804 に収集された電荷を消耗し、したがって、センスノード 804 から一度だけ読み取ることができるチャージモードアンプとは対照的である。また、当業者であれば理解できるように、増幅器 708 は、入力電圧と異なる、又は入力電圧と比較するために増幅された出力電圧を提供する必要はない。例えば、増幅器 708 は、ソースフォロワ又は他のバッファで構成されてもよい。

25

(第10欄13～20行)

図12に示されているように、第1の半導体基板126は、ポテンシャル障壁を形成するための多数の手段、又は制御ゲート816を含んでもよい。当業者であれば理解できるように、制御ゲート816は、収集された電荷を画素604から、又は
5 画素604の列(行)から順次、センスノード804に移動させるために設けられてもよい。また、関連するセンスノード804をリセットするために、リセットスイッチ908を第1の半導体基板126上に形成することができる。

(第10欄21～57行)

前述のように、第2の半導体基板130上に形成された読み出し回路128は、増
10 幅器又はプリアンプ708を含んでもよい。また、代替的又は追加的に、読み出し回路128は、 $1/f$ ノイズを含む低周波ノイズ成分を低減するためにCDS回路1000を含んでもよい。双方向出力が提供される場合、画素604又は画素の列(行)に含まれる画素604に対する電圧信号が得られるセンスノード804は、第
15 2の半導体基板130に形成されたスイッチ1212を用いて選択されてもよい。追加の増幅は、列(行)増幅器1216によって提供されてもよい。これらの増幅器1216は、差動増幅器又はシングルエンド増幅器で構成されてもよい。本発明の実施形態によれば、画素からの信号又はTDI配置の多数の画素からの統合された信号は、次に、アナログデジタル変換器(ADC)1220によって処理される。例として、ADC
20 は、ランプADC又はパイプラインADCで構成されてもよい。データがADCによってデジタル化された後、同じく第2の半導体基板130上に形成されたシリアライザ1224によってデジタル処理され得る。その後、シリアライザからの出力は、第2の半導体基板130から、例えばストレージやディスプレイのために、他の回路に渡すことができる。デジタルデータの転送は、デジタルデータリンク1228によ
25 るものであってもよい。例えば、デジタルデータリンク1228は、LVDS(Low Voltage Differential Signaling)リンクで構成されていてもよい。クロック生成は、第

2の半導体基板130上の読み出し回路128の一部として設けられたクロック生成回路1232によって行われてもよい。本発明の実施形態によれば、外部回路1236、又は、第1の半導体基板126又は第2の半導体基板130のいずれにも形成されていない回路を使用して、クロック信号を正しい電圧でCCD検出アレイ124に結合してもよい。他の実施形態では、外部回路1236も第2の半導体基板130上に形成されてもよい。多数の回路が第2の半導体基板130上又はその一部に形成されていると説明してきたが、これらの回路の一部又は全部を省略したり、他の基板に形成したりしてもよい。

10 図8





図9






Fig. 12

(別紙 3)

1 特開平 2 - 1 5 9 7 3 7 号公報 (乙 5)

(1) 「〔従来の技術〕

5 固体撮像装置で検出した映像信号から各種色信号や輝度信号等を形成するために電荷転送デバイスより成る CCD 遅延線が使用され、信号電荷の転送効率等の点で埋込チャンネル CCD が用いられている。」(1 頁右下欄 3 ~ 8 行)

(2) 「次に第 10 図に示す第 3 の従来例はフローティング・ゲート型アンプと呼ばれ、特開昭 6 3 - 8 8 8 6 4 号公報等に開示されている。原理を概略的に説明

10 すると、第 10 図において、BCCD 1 の終端に所定の直流電圧 OG が印加されるゲート電極 4、フローティング・ゲート 5、リセット用ゲート電極 6、7 及びドレイン D が順番に形成され、ドレイン端子は昇圧回路 3 の定電圧 V_{DD} が印加され、リセット用ゲート電極 6、7 は所定タイミングのリセット信号 ϕ_R に同期してオンとなることによりフローティング・ゲート 5 下の信号電荷をドレイン D へ排出する。 Q_1 は電源電圧 V_{cc} とフローティング・ゲート 5 との間に

15 接続するリセット用トランジスタであり、所定タイミングのリセット信号 RST に同期してオンとなることによりフローティング・ゲート 5 を電圧 V_{cc} に等しい電位にリセットする。」(2 頁右下欄 4 ~ 20 行)

(3) 「〔実施例〕

20 以下本発明の一実施例を図面と共に説明する。

第 1 図は CCD 遅延線本体の終端部分の構造と信号出力手段を示す実施例構成図であり、第 2 図及び第 3 図は信号出力手段の詳細な回路構成を示す。

第 1 図において、P 形半導体基板 10 の表面部分に N⁻ 形不純物のイオン注入層 11 が形成され、更にゲート酸化膜を介して電荷転送用のゲート電極が積層されることで同図中の領域 A に埋込チャンネル CCD (BCCD) が形成され、

25 該領域 A は遅延素子の本体部分を構成している。

(中略)

次に、信号出力手段の構成を説明するに、20はフローティング・ゲート17に生じる電圧を検出するポテンシャル検出回路であり、第2図に示すボルテージ・フォロワ型回路または第3図に示すようなスイッチト・キャパシタ積分器を備えた回路から形成されている。

即ち、第2図に示す回路にあつては、フローティング・ゲート17にゲート接点が接続すると共にソース接点が電源端子 V_{cc} に接続するMOS型トランジスタ Q_5 、ゲート接点にリセット信号RSTが印加されることにより該ゲート接点と電源端子 V_{cc} 間を開閉するように接続されたMOS型トランジスタ Q_6 、トランジスタ Q_5 のドレイン接点にソース接点が接続すると共にドレイン接点がアース端子に接続し且つゲート接点に所定のバイアス電圧 V_{GS} が印加されるMOS型トランジスタ Q_6 を備え、更にトランジスタ Q_5 のドレイン接点がバッファ・アンプAMP1を介してアナログ・スイッチSW1に接続し、アナログ・スイッチSW1の出力接点が容量素子 C_1 を介してアース端子に接続すると共に、バッファ・アンプAMP2を介して出力端子OUTに接続している。

ここで、リセット信号RSTは所定のタイミングでフローティング・ゲート17を電源端子 V_{cc} の電位にリセットするためにあり、アナログ・スイッチSW1はサンプル・ホールド信号SHに同期して開閉動作することにより容量素子 C_1 にフローティング・ゲート17の電圧をサンプル・ホールドさせ、更に、容量素子 C_1 に保持された電圧をバッファ・アンプAMP2を介して出力端子OUTに発生させることにより、フローティング・ゲート17に生じたポテンシャルの変化を電圧の変化として出力させる。」(4頁左上欄3行~左下欄16行)

(4) 「次にかかる構成の実施例の作動を第5図のタイミング・チャート及び第6図のポテンシャル・プロファイルに基づいて説明する。尚、第6図は第1図

の構造説明図に対応し且つ第5図の適宜の時点におけるポテンシャル・プロフィールを示す。

まず、転送クロック信号 ϕ_1 、 ϕ_2 に同期して所定周期で転送されてくる各信号電荷を読取るために各周期の最初にフローティング・ゲート17を所定電位
5
にリセットする。例えば、或る周期における時点 t_1 においてリセット信号RSTを一時的に“H”レベルにすることにより、第2図の回路にあってはトランジスタ Q_4 を導通にして電源電圧 V_{cc} （例えば、5ボルト）の電位にリセットし、第3図の回路にあってはアナログ・スイッチSW2を導通にしてバイアス電圧 V_B （例えば、3ボルト）の電位にリセットする。更に、リセット信号RST
10
と同位相で反転する矩形（例えば、0ボルトと5ボルト）の制御信号 ϕ_{RST} により、時点 t_1 においては第6図（a）に示すようにゲート電極18下のポテンシャル障壁を下げ、フローティング・ゲート17下の不要電荷を不純物層19へ廃棄する。そして、リセット信号RSTと制御信号 ϕ_{RST} が再び“L”レベルになると、フローティング・ゲート17は高インピーダンス状態で初期化電位
15
に保持され、ゲート電極18下のポテンシャル障壁は高くなる。

尚、この初期化の時点 t_1 では第6図（a）に示すように、最も出力側に位置する信号電荷 q_1 がゲート電極14、15下に転送され、次の信号電荷 q_2 がゲート電極30下に転送され、次の信号電荷 q_3 がゲート電極26下に転送される関係になる。

次に、時点 t_2 において、クロック信号 ϕ_{1A} 及び ϕ_{2B} が“L”レベル、クロック信号 ϕ_{2A} がマイナスの“L”レベルとなることにより、第6図（b）に示すように、ゲート電極29、30、14、15下のポテンシャルが浅くなるので、信号電荷 q_1 がゲート電極16下のポテンシャル障壁を越えてフローティング・ゲート17下へ転送されると共に、信号電荷 q_2 がゲート電極31、13及び不純物層12下に転送される。その結果、フローティング・ゲート17の
20
電位が信号電荷 q_1 に比例して変化し、第2図の回路の場合にはこのフローテ
25

ィング・ゲート17の電位に相当する電圧信号 SC_1 がバッファ・アンプAMP1の出力接点に発生し、第3図の回路の場合にはフローティング・ゲート17の電位に相当する電圧が容量素子 C_3 に保持されると同時に差動増幅器AMP3の出力接点に該保持電圧に等しい電圧信号 SC_1 が発生する。

5 次に、時点 t_3 において、クロック信号 ϕ_{1A} が“H”レベルとなることによりゲート電極14下に信号電荷 q_2 が転送され、更に時点 t_4 においてクロック信号 ϕ_{2B} が“H”レベルとなることによりゲート電極15下へも信号電荷 q_2 を転送すると同時に、クロック信号 ϕ_1 、 ϕ_2 に同期してBCCDより転送されてくる次の1ピクセル分の信号電荷 q_3 をゲート電極29、30下へ転送する。

10 更に時点 $t_3 \sim t_4$ の間でサンプル・ホールド信号SHが“H”レベルとなることで、第2図の回路にあっては出力信号 SC_1 を容量素子 C_1 に保持させ、第3図の回路にあっては出力信号 SC_1 を容量素子 C_3 に保持させ、そして夫々の回路とも該保持電圧に比例した信号 S_0 を出力端子OUTに発生させる。

15 このようにゲート電極14、15下まで転送されている信号電荷 q_1 の読出しは上記時点 $t_1 \sim t_4$ の処理で完了する。

20 次に、時点 t_5 において、リセット信号RSTを“H”レベルにすると共に制御信号 ϕ_{RST} を“H”レベルにすることによって、第6図(d)に示すように、ゲート電極18下のポテンシャル障壁の高さを下げると同時にフローティング・ゲート17下のポテンシャルを所定の初期レベルに設定して信号電荷 q_1 を不純物層19へ廃棄し、第6図(a)に示したのと同様に初期化が行われる。

更に時点 t_5 では信号 ϕ_{1A} を“L”レベルにすることにより信号電荷 q_2 をゲート電極15下へのみ移し、更に時点 t_6 において信号 ϕ_{2B} を“L”レベルとすることにより信号電荷 q_2 をフローティング・ゲート17下へ転送する。


25 そして、時点 t_6 においてフローティング・ゲート17へ転送された信号電荷 q_2 が上記信号電荷 q_1 と同様に検出され、該信号電荷 q_2 に相当する電圧信号 S_0 が出力される。このようにして信号電荷 q_2 の読取り処理が完了する。

尚、時点 t_1 においてゲート電極 26 下に在った信号電荷 q_3 は時点 $t_1 \sim t_6$ の期間中にゲート電極 30 下まで転送され上記同様の読出し処理がなされる。


このような作動はBCCDのクロック信号 ϕ_1 、 ϕ_2 の周期に同期して繰り返され、遅延した1ステージ毎の信号を出力することができる。」(5頁右下欄5行～6頁右下欄18行)」

5

(5) 第1図




第2図




10

第5図



第6図



2 特開平7-161969号公報(乙6)

5 【0002】

【従来の技術】 CCDにおいては信号電荷を低雑音検出及び増幅することが要求される。CCDの電荷検出装置の代表的なものとしては、フローティング・デ
イフュージョン・アンプ (Floating Diffusion Amplifier 以下FDAと略記)
とフローティング・ゲート・アンプ (Floating Gate Amplifier 以下FGAと
略記) があった。FDAは最も普及しているものであり、図9にFDAを用い

10

た従来のCCD装置の全体構成を示す。フォトダイオード(PD)90に入射した光子は、電荷に変換されPD90内に蓄積される。一定時間後、信号電荷はVCCD91に読み出され、HCCD92を経てFDA93に入力され、電圧として検出される。このようなFDAでは、リセット雑音が発生するという問題があった。一方FGAには、非破壊でリセット雑音のない増幅器を実現可能であるという特徴があった。

【0004】図10は従来のFGAの寄生容量を示す図であり、フローティングゲート(FG)95下に信号電荷Qが入力した場合の断面の形状を示している。Si基板上にゲート酸化膜96をはさんで、ポリシリコンによってFG95が形成される。SiO₂で絶縁膜を形成後、アルミニウムやタングステンによってバイアスゲート94が形成される。この時C1は信号電荷QとFG95間容量、C2はFG95とBG94間容量、C3は信号電荷QとP型基板間の空乏層容量、C4はFG95とP+領域(チャンネル・ストップとして機能)間容量、C5はMOSトランジスタ(以下Trと略記)の入力容量である。MOSTrはソースフォロワ(図示せず)を構成し、信号電圧を低出力インピーダンスに変換して出力する。つまりFG95は電荷検出用ゲートと初段Trのゲートを兼ねたことになる。このような寄生容量が存在した状態で、FG95下に信号電荷Qが入力された場合、FG95には(1)式にしたがってΔVだけの電圧変化が現れる。

【0007】図11は従来のFGA周辺の平面図と断面図であり、HCCD92上に形成されたゲートにφH1、φH2が印加されることにより信号電荷が転送される。信号電荷は、アウトプットゲート(OG)97を越えてFG95下に転送され、電荷電圧変換が行われる。FG95で検出された信号電荷Qは、FDAと同様に、リセットゲート(RG)98によって、リセットドレイン(RD)99に排出される。図11より明らかなように、FG95とOG97、RG98がオーバーラップしている。これはφH1、φH2が印加されたゲートと同様に、FG95を配置したためであり、FG95とOG97間にC6、FG95とRG98間にC7

の容量が新たに付加されている。したがって従来では、F G Aの感度はF D Aに比較して4～5割低くなっていた。

5 【0032】次に、本発明の第5の実施例について、図面を参照しながら説明する。図5は本発明の第5の実施例におけるF G A周辺の断面図、ポテンシャル図とタイミングチャートである。第5の実施例の特徴は、リセットゲートを形成せず、リセットドレインに $\phi H 1$ と同相のパルスを印加することでリセット動作を行うことにある。図5（a）は断面図であり、リセットゲートを取り除いた構成になっている。F G 30とR D 99間には間隙が存在し、B G 94もこの間隙を覆いつくしてはいない。この状態でのポテンシャル図が図5（b）であり、R D 99にローレベルの駆動信号（ゼロではない）が印加された場合、F G 10 30とR D 99間にはポテンシャルギャップが存在する。


15 【0033】図5（c）はタイミングチャートであり、 $\phi H 1$ 、 $\phi R D$ （リセットドレインに印加する信号）の関係を示している。図5（b）ではt 1での状態を実線で、t 2での状態を破線で示している。t 2にてハイレベル信号（V 3）が加えられるためポテンシャルギャップが消滅し、既に（t 1）F G 30下に転送されてきた信号電荷QはR D 99に吸収される（リセットされる）。この時 $\phi H 1$ 、 $\phi R D$ は同相であるが、駆動信号のハイレベル（V 2、V 3）は異なっている。従来のリセットパルス幅は、 $\phi H 1$ のハイ期間の半分程度にする必要があったが、第5の実施例では $\phi H 1$ と同等でよいため駆動回路が簡単になる。またリセットゲートが存在しないため、余分な寄生容量を削減でき電荷検出感度も向上する。なお第5の実施例をF D Aに適用しても同様の効果が得られるのは言うまでもない。

20 【0034】次に、本発明の第6の実施例について、図面を参照しながら説明する。図6は本発明の第6の実施例におけるF G A周辺の断面図、ポテンシャル図とタイミングチャートである。第6の実施例の特徴は、O G 97に隣接する $\phi H 1 L$ （H C C Dの最終ゲート）に印加する信号振幅を、他の $\phi H 1$ に印加す


る信号振幅より大きくすることにある。

【0035】図6（a）は断面図であるが、 $\phi H1$ の最終段のみに別信号を加える構成とすることが従来と異なる。図6（c）はタイミングチャートであり、図6（a）に示す構成の電荷検出装置に供給する信号である。また図6（b）はこの時のポテンシャル図である。 $\phi H1$ 、 $\phi H2$ には信号振幅が $V4$ となるパルスを印加し、 $\phi H1L$ には信号振幅 $V5$ なるパルスが印加される（ $V4 < V5$ ）。 $\phi H1L$ の信号振幅が大であるため、OG97電位を従来より低く設定してもCCDは動作可能である。したがってBG94、FG30の電位を下げても動作可能であるため、リーク電流の発生は大幅に抑制され、FG電位の変動もほとんどなくなる。なお第6の実施例をFDAに適用しても動作可能なことは言うまでもない。

【図5】



【図 6】



3 特開 2008-60097号公報 (乙7)

【0003】

5 FD以外の主要な電荷検出方式としてフローティングゲート(以下FGという、FDはFloating Gateの略)方式がある。FG方式は主にCCD素子の電荷検出部として用いられていて、例えばCCD撮像素子の水平CCD終端部において、ある電位にリセットされた電荷検出用フローティングゲート(Floating Gate)下のCCDチャンネルに信号電荷を転送することで、信号電荷量に応じてFG電位が

10 変化し、このFGが出力MOSFET (FET: Field Effect Transistor) のゲートに接続された構造をなしており、出力MOSFETのチャンネル電流が信号量に応じて変調されることを原理としている。本方式ではFG部リセット用トランジスタが接続されていることやFG部面積の関係から、上記FD方式にくらべ電荷検出容量が大きくなり易く、高変換効率の電荷検出部を得られにくい。しか

しながら後段の出力部動作電圧を低く設定し易いことや非破壊読み出しであることから複数個のFGを並べて検出回路のSNを向上させる手段をとれる等のメリットがある。

【0013】

5 まず、固体撮像装置の概要を、CCD型固体撮像装置を一例として説明する。図3に示すように、固体撮像装置（CCD型固体撮像装置）1は、入射光を光電変換する光電変換部11と、光電変換部11で光電変換して得られた電荷を垂直転送する垂直転送部12とを備えたイメージ部13と、垂直転送された信号電荷を出力側に水平転送する水平転送部14と、水平転送部24より出力された信号電荷を電圧に変換し増幅する出力部15が備えられている。

【0014】

15 上記出力部15の詳細は、図1および図2に示すように、半導体基板10には、水平転送部（例えば水平転送CCD）14が形成されている。この水平転送部14は、半導体基板10に形成されたチャネル領域21上に絶縁膜22を介して転送ゲート23が配列された構成となっており、各転送ゲート23が図示はしないが各垂直転送部に接続されている。上記水平転送部の出力側の半導体基板10上には上記絶縁膜22を介して出力ゲート（水平出力ゲート）24、信号電荷検出部25、リセットゲート26が順に形成されている。上記信号電荷検出部25は、例えば駆動トランジスタ31で構成されている。

20 【0017】

 また、上記リセットゲート26は、上記コントロールゲート35の信号電荷の進行方向側に間隔を配して設置されていることになる。上記リセットゲート26の上記駆動トランジスタ31とは反対側の上記半導体基板10には、リセットドレイン27が形成されている。

25 【0018】

 上記固体撮像装置1では、水平転送部14を転送された信号電荷は水平出力ゲ

ート24下のチャネル領域21を通過して、コントロールゲート35下のチャネル領域21に転送されると、信号電荷量に応じた電位変化が同チャネル領域21に生ずる。このチャネル領域21に生じた電位変化が容量結合で駆動トランジスタ31のチャネル32の電位を変調する。上記駆動トランジスタ31の電流-電圧 (I-V) 特性はMOSFETの電流-電圧 (I-V) 特性と同様なる傾向を示す。したがって、チャネル領域21が駆動トランジスタ31のゲート電極部として機能する。よって、駆動トランジスタ31を流れる電流が変調を受けて信号電圧に変換されて、ソースフォロワを通して、信号出力として外部に出力される。


【0019】

本実施例では、信号電荷を読み出した後に、リセットゲート26をHighにして、チャネル領域21からリセットドレイン27に電荷の吐き出しを行う。このリセット動作において、コントロールゲート35に対してLow側に電位を与え、チャネル領域21の電位を浅くし、チャネル領域21からリセットゲート26への完全転送を助長する動作とすることもできる。

【0020】

上記固体撮像装置1では、信号電荷検出部25が水平転送部14と水平出力ゲート24を介して連続して形成され、信号電荷検出部25からリセットゲート26への電荷転送がCCD転送（完全転送）で行われる。そのためKTCノイズやチャージシェアリング（Charge sharing）ノイズを持たないため、高感度化が可能になる。また、上記固体撮像装置1は、基本的にはFG方式の固体撮像装置の一種であるものの、FG方式以上の高変換利得を得ることが可能である。

【図 1】



【図 3】

