主 文

原告の請求を棄却する。 訴訟費用は原告の負担とする。

## 事 実

第一 当事者の求めた裁判

「特許庁が昭和五六年審判第一六三九二号事件について昭和六三年九月八日にし た審決を取り消す。訴訟費用は被告の負担とする。」との判決

二被告

主文同旨の判決

請求の原因

特許庁における手続の経緯

原告は、昭和五一年九月七日、名称を「アナログ演算装置」とする発明(以下 「本願発明」という。)について特許出願(昭和五一年特許願第一〇七〇七四号) をしたところ、昭和五六年五月二八日拒絶査定があつたので、同年八月一二日審判 を請求し、昭和五六年審判第一六三九二号事件として審理された結果、昭和六一年 一月二三日、「本件審判の請求は、成り立たない。」との審決(以下「前審決」と

二日前審決取消の判決(以下「前訴判決」という。)があり、右判決は確定し たので、特許庁は前記審判事件について更に審理の上、昭和六三年九月八日、「本 件審判の請求は、成り立たない。」との審決(以下「本件審決」という。)をし、 その謄本は同年一〇月五日原告に送達された。

本願発明の要旨

- □ 入力アナログ信号を一つの入力とする比較器② プログラムメモリ部と演算制御部とデータメモリ部とを有し前記比較器からの出力信号を入力とするプロセツサ
- このプロセツサから出力されるデイジタル信号をアナログ信号に変換しかつこ のアナログ信号を前記比較器の他の一つの入力信号として与えるデイジタルアナロ グ変換器
- ④ このデイジタルアナログ変換器の出力信号を前記プロセツサからの出力指令信 号に従つてサンプル・ホールドするアナログ信号保持手段を具備し<br />
  ⑤ 前記プロセツサは、前記プログラムメモリ部に記憶されている信号に従つて前
- 記比較器、プロセツサ及びデイジタルアナログ変換器で構成されるループによつて 前記入力アナログ信号をデイジタル信号に変換し
- 次にこのデイジタル信号に前記データメモリ部及び又はプログラム部に記憶さ れているデータを使用して所定の演算を施し
- この演算結果を前記デイジタルアナログ変換器を介して前記アナログ信号保持 回路に出力する動作をなすことを特徴とするアナログ演算装置(別紙図面(一)参 照)

本件審決の理由の要点

- 1 本願発明の要旨は、前項記載のとおりである。
- 原査定の拒絶理由の要点は、本願発明は本件出願前に頒布された刊行物である 「EDN」一九七四年四月五日号第三四頁ないし第四〇頁(以下「第一引用例」と いう。)、米国特許第三、七三一、三〇二号明細書(以下「第二引用例」とい う。) に記載された発明に基づいて当業者が容易に発明をすることができたもので あるから、特許法第二九条第二項の規定により特許を受けることができない、とい うものである。

第一引用例(別紙図面(二)参照)、特にFig6(第三八頁)やFig8(第 三九条)とそれらに関する説明文を参照すると、両図は明らかに同じシステムの一 部を記載したものであり、かつ次の(1)~(7)を構成に欠くことができない事 項とする発明を記載したものであることが認められる。すなわち、

(1) 入力アナログ信号(ANALOG INPUT)を一つの入力とする比較 器(ANALOG COMPARATOR)。

- (2) 比較器からの出力信号(SENSE1 LINEの信号)を入力とするデイジタルコンピュータ(「COMPUTER」及び入出力のための周辺回路である「DAC OUTPUT REGISTER」「CHANNEL OUTPUT REGISTER」「CHANNEL OUTPUT REGISTER」「DECODER」等)。デイジタルコンピュータである以上、プログラムメモリ部、演算制御部及びデータメモリ部として動作する機能部分を有することは当然である。また、比較器の出力信号がデイジタルコンピュータが表行するして供給されることは、Fig6(b)のデイジタルコンピュータが実行する。プログラムステツプとして「JUNP ON SENSE1=FALSETO SHIFT」があることから、明らかである。なお、比較器からの出力信号によって、Fig6(c)中の「X〉VOLTAGE?」が判断され、その結果が「YES」又は「NO」に相当する。
- (3) デイジタルコンピュータから出力されるデイジタル信号(Fig6(a)の「DAC OUTPUT REGISTER」の出力である「OUTPUT」又はFig6(b)、(c)中のXの値)をアナログ信号(ANALOG OUTPUT)に変換しかつこのアナログ信号を前記比較器の他の一つの入力信号として与えるデイジタルアナログ変換器DCA(以下、デイジタルアナログ変換器を「D/A変換器」、アナログデイジタル変換器を「A/D変換器」という。)。
  (4) このD/A変換器の出力信号を前記デイジタルコンピュータからの出力指
- (4) このD/A変換器の出力信号を前記デイジタルコンピュータからの出力指令信号(Fig8の「FROM COMPUTER」と表示された線から「CHANNEL OUTPUT REGISTER」及び「DECODER」を介して各「SANPLE&HOLD」に与えられる信号)に従つてサンプル・ホールドするアナログ信号保持手段(SAMPLE&HOLD)。
- (5) 前記デイジタルコンピユータは、それが当然有するプログラムメモリ部に記憶されている(imbedded)信号に従つて前記比較器、デイジタルコンピユータ及びD/A変換器で構成されるループ(Fig6(b)又は(c)に記載されている。)によつて前記入力アナログ信号をデイジタル信号(前記(3)のXの最終値)に変換する。
- (6) デイジタルコンピユータである以上、当然に有する前記(2)のデータメモリ部又はプログラムメモリ部のデータを使用して、当然に所定の演算をすると認められる(演算をすること自体は第一引用例第三六頁左欄第一四行や同頁右欄第一三行「data which must be processed」など、論文全体の趣旨から明らかである。)。演算のタイミングについては、前記(5)の変換の次とならざるを得ない。
- (7) デイジタル信号を前記D/A変換器DCAを介して前記アナログ信号保持回路(SAMPLE&HOLD)に出力する動作(ソフトウエアはFig8(b)に記載されており、それは当然にプログラムメモリ部に記憶されていると認められる。)をなすことを特徴とする、コンピユータのためのD/A及びA/Dインターフエース。

次に、第二引用例(別紙図面(三)参照)を参照すると、次の〔1〕~〔7〕を 構成に欠くことができない事項とする発明が記載されていることが認められる。す なわち、

- 〔1〕 入力アナログ信号18を一つの入力とする比較器19。
- [2] メモリ部11~14を有し前記比較器からの出力信号を入力するコンピュータ(10及び周辺回路22、24、25、26)。メモリ部がプログラムやデータを記憶し、算術演算や論理演算をすることは、例えば第二欄第三一行ないし第三欄第一二行に明記されている。
- 〔3〕 コンピユータから出力されるデイジタル信号をアナログ信号に変換しかつ このアナログ信号を前記比較器の他の一つの入力信号として与えるスイツチ及び梯 子回路網20。
- [4] このスイツチ及び梯子回路網の出力信号を前記コンピュータからの出力指令信号(アキュムレータ11及びメモリバツフアレジスタ12からデコーダ26、出力選択ロジツク回路25を介してマルチプレクサスイツチ24に与えられる信号)に従ってサンプル・ホールドするアナログ信号保持手段24、23。
- 〔5〕 前記コンピュータは、前記プログラムに従つて前記比較器、コンピュータ及びスイツチ及び梯子回路網で構成されるループによつて前記入力アナログ信号をディジタル信号に変換する。
- 〔6〕 このデイジタル信号に前記データを使用して所定の算術演算や論理演算を施す。これら演算のタイミングについては、前記〔5〕の変換以前は物理的に不可

能であるから、前記〔5〕の変換の次とならざるを得ない。

- 〔7〕 この演算結果(「computedvalues」又は「computedvalues」又は「computedvalues」)を前期スイツチ及び梯子回路網を介して前記アナログ信号保持回路に出力する動作をなすことを特徴とする、D/A変換システム。
- 3 請求人(原告)は、審判請求理由中で、次の事項を主張した。

第一引用例について

- (イ) アナログ信号をデイジタル信号に変換する動作、デイジタル信号に所定の 演算を施す動作、及び演算結果を出力する動作を時分割で、しかもプログラムメモ リからの信号に従つてすることについて、開示されていない。
- (ロ) 比較器の出力(SENSE1 LINE)がどこに結合されているのか不明である。
- (ハ) プロセツサの外部に、「DAC OUTPUT REGISTER」「CHANNEL OUTPUT REGISTER」「DECODER」を有している。

第二引用例について、

- (二) ナンドゲート22、ロジツク回路25、デコーダ26をプロセツサの外部 に有する。
- (ホ) 動作がハードウエアによるシーケンス制御によるものであつて、プログラムメモリ部に記憶されている信号によつて動作が遂行されるものでない。
- また、当審における昭和六三年二月二九日付け尋問書に対して、同年五月一二日付け回答書で次のように回答した。
- (へ) 審判請求の理由に関して回答を請求することは、行政事件訴訟法第三三条の趣旨に反する。
- (ト) 第一引用例の「SENSE1 LINE」はアツプダウンカウンタに結合 されると見るのが自然である。
- (チ) 本願発明は、特許請求の範囲に記載された「プロセツサは、前記プログラムメモリ部に記憶されている信号に従つて前記比較器、プロセツサ及びD/A変換器で構成されるループによつて前記入力アナログ信号をデイジタル信号に変換し、次にこのデイジタル信号に前記データメモリ部及び又はプログラムメモリ部に記憶されているデータを使用して所定の演算を施し、この演算結果を前記D/A変換器を介して前記アナログ信号保持回路を出力する動作をなす」構成によつて、「動作がすべてプログラムメモリ部からの信号によつて行う」ものであり、かつ「コンピュータの外部に制御のための各回路を必要としない」ものである。
  - (リ) 明細書を補正する意思はない。
- 4 よつて審理するに、本願発明は各引用例記載の発明に基づいて当業者が容易に 発明をすることができたものといわざるを得ない。 すなわち、

本願発明と第一引用例記載の発明とを構成要件ごとに対比すると、前者の①~⑤及び⑦は後者の(1)~(5)及び(7)とそれぞれ実質的に同一である。また、前者の⑥がプロセツサのプログラムメモリ部に記憶されている信号に従つて演算を制御する手段を特定していない点で相違するが、コンピュータがそれが当然に有するプログラムメモリ部に記憶されている信号に従つて演算をするように構成すること自体は当業者が普通に予測する事項であり、それをデイジタル信号の演算という動作に適用することに何ら困難性は認められないから、前記相違点は当業者が容易に想到することができたものというほかない。さらに、すべての構成要件を総合的に対比するとともに、発明の目的効果の相違について検討しても、両発明の間に当業者が容易に予測することができないような相違点を見いだすことができない。

次に、本願発明と第二引用例記載の発明とを構成要件ごとに対比すると、前者の①~⑤及び⑦は後者の〔1〕~〔5〕及び〔7〕とそれぞれ実質的に同一である。また、前者の⑥がプロセツサのプログラムメモリ部に記憶されている信号に従つて演算を制御する手段がプログラムメモリ部に記憶されている信号であると特定していない点で相違するが、コンピユータがプログラムメモリ部に記憶されている信号に従つて演算をするように構成すること自体は当業者が普通に予測する事項であり、それをデイジタル信号の演算という動作に当業者が普通に一方の困難性は認められないから、前記相違点は当業者が容易に対けることができたものというほかない。さらに、すべての構成要件を総合的に対けるとともに、発明の目的効果の相違について検討しても、両発明の間に当業者が

容易に予測することができないような相違点を見いだすことができない。 前記(イ)~(チ)についての判断(省略)

5 以上のとおり、本願発明は、第一引用例又は第二引用例記載の発明に基づいて 当業者が容易になし得たものと認められ、特許法第二九条第二項の規定により特許 を受けることができない。

四 本件審決の取消事由

本件審決は、前訴判決の拘束力がある判断に反してなされたものであり、かつき書において、本願発明が第一引用例記載の発明に基ができまい点を理由とする拒絶理由通知を発することなされたもので持許とがである。こと、方である。1)と本願発明の構成であること、第二引用例記載の発明の構成(1)、〔3)の構成の構成⑥とが相違すること、第二引用例記載の発明の構成(1)、〔1)と本願発明の構成(1)、〔1)と本願発明の構成(1)、〔1)と本願発明の構成(2)なが相違することが第二引用例記載の技術内容を誤るに、第二引用例記載の技術内容を誤るに、第二引用例記載の技術内容を誤るに、第二引用例記載の技術内容を誤るに、第二引用例記載の発明の構成(2)ないし、(1)と本願発明の構成(2)ないし、(1)と本願発明の構成(2)ないし、(2)、(3)に、(4)、〔5)と本願発明の構成(2)が一致すると誤って認定したものであるから、違法として取り消されるべきが一致すると誤って認定したものであるから、違法として取り消されるべきる。

1 前訴において、第一引用例及び第二引用例は、それぞれ周知例1及び周知例2として審理判断の対象となり、原告も被告もこれらの周知例1及び周知例2について意見を述べる機会が十分与えられ、意見を主張してきている。

東京高等裁判所は、これらの主張を審理判断し、「周知例1及び周知例2にD/A変換器をA/D変換系とD/A変換系に共用する考え方が示されている」旨認定した上で、「本願発明は引用例(本訴甲第五号証、以下「前引用例」という。)に記載された発明に基づいて当業者が容易になし得たものと判断した前審決は違法である。」旨判決したものである。

そうすると、被告は、前訴判決の確定により、前引用例はもちろん、判決の中で審理の対象として用いられた第一引用例及び第二引用例についても拘束を受けるのが相当である。

しかるに、本件審決は、前訴において既に審理が尽された第一引用例及び第二引用例を再び用いて本願発明は第一引用例又は第二引用例記載の発明に基づいて当業者が容易になし得たものと審決したもので、前訴判決に示された拘束力ある判断に従つておらず、行政事件訴訟法第三三条第一項の規定に反し違法である。

従つておらず、行政事件訴訟法第三三条第一項の規定に反し違法である。 2 前審決は、第一引用例と第二引用例とを用いて行つた拒絶査定について審理 し、新しい前引用例を加えて、「本願発明は、引用例に記載された発明に基づいて 当業者が容易になし得たものと認められる」旨の判断をしたものであり、前審決に よれば、本願発明は、審査の段階で引用された第一引用例及び第二引用例の記載だ けでは、すなわち、審査の段階の拒絶理由では、本願発明を拒絶査定することが困 難であるとの判断を行つたものであり、この段階で審査官による拒絶理由は、破棄 されたと解するのが自然である。

そして、前審決が取り消された後の本件審決において、前審決の前述の判断を翻し、「第一引用例及び第二引用例だけで、本願発明は当業者が容易になし得たものと認められる」との理由、及び「前審決とは引用事項及び引用の趣旨が相違する」との理由により本願を拒絶したのであるから、全体の審査の流れを考慮すれば、特許法第一五九条第二項で準用する同法第五〇条の規定により、出願人である原告に対して、新たな拒絶理由通知を発し、意見書の提出及び補正の機会を改めて与えなければならないにもかかわらず、本件審判手続においてかかる手続を履践しなかつたのは違法である。

確かに、被告から昭和六三年二月二九日付け尋問書が発せられ、原告も同年五月一二日付け回答書により返答しているが、尋問書は法律の規定に存在しない手続であり、これに対する対応と、法律に規定されている拒絶理由書に対する出願人の対応とは全く異なるもので、これをもつて拒絶理由通知をする意味がないとはいえない。

3 第一引用例には、本件審決認定の構成(2)ないし(5)及び(7)が記載されていないから、これらの構成と本願発明の構成②ないし⑤及び⑦が実質的に同一

であり、両者はこの点において一致するとした本件審決の認定は誤りである。すなわち、

第一引用例記載の発明の構成(2)について

本件審決は、第一引用例には、「比較器からの出力信号(SENSE1 LINE の信号)を入力するデイジタルコンピュータ(「COMPUTER」及び入出力のための周知回路である「DAC OUTPUT REGISTER」「CHANNEL OUTPUT REGISTER」「DECODER」等)」が記載されていると認定している。

しかしながら、第一引用例のFig6及び第三八頁の説明、Fig8及び第三九頁の説明には比較器からの出力信号がどこに印加されているかの説明はなく、「DAC OUTPUT REGISTER」等によりデイジタルコンピュータを構成しているとの説明もない。Fig6及び第三八頁右欄第一六行ないし第一八行には、「出力レジスタ」と「比較器」だけを用いる旨説明されており、「出力レジスタ」と「比較器」だけを用いる旨説明されており、「出力レジスタには、「COMPUT REGISTER CLK STER OUTPUT BUS」からの信号以外に「REGISTER CLK STER OUTPUT」を発生するかの説明もなされていないため、「出力レジスタ」からの出力と、「COMPUTER OUTPUT BUS」からの信号との関係も不明である。したがつて、本件審決の前記認定は誤りである。

また、本件審決は、第一引用例記載の発明において、「比較器の出力信号がデイジタルコンピュータの入力として供給されていることは、Fig6(b)のデイジタルコンピュータが実行すべきプログラムステツプとして、「JUNP ON SENSE1=FALSE TO SHIFT」があることから、明らかである」旨認定している。

しかしながら、この命令は、単に(c)に示すフローチヤートを実現するシステム全体のプログラムを記述したにすぎず、このようなステップがあるからといつて直ちに比較器の出力信号がデイジタルコンピュータの入力として供給されていることには結びつかないから、本件審決の右認定は誤りである。

さらに、本件審決は、第一引用例記載の発明においては、「比較器からの出力信号によつて、Fig6(c)中の「X〉VOLTAGE?」が判断され、その結果が「YES」又は「NO」に相当する」旨認定しているが、「X〉VOLTAGE?」の判断をしているのは比較器であるから右認定は誤りである。

第一引用例記載の発明の構成(3)について

第一引用例記載の発明には、D/A変換器はあるが、D/A変換器はレジスタからの信号を入力していてプロセツサからの信号を入力するものではないから、構成(3)についての本件審決の認定は誤りである。 第一引用例記載の発明の構成(4)について

本件審決は、第一引用例記載の発明において、「FROM COMPUTER」と表示された線が「CHANNEL OUTPUT REGISTER」及び「DECODER」を介して「SAMPLE&HOLD」につながつていることを根拠にして「アナログ信号保持手段」が「D/A変換器からの出力信号をコンピュータからの出力指令信号に従つてサンプル・ホールドする」旨認定している。

からの出力指令信号に従つてサンプル・ホールドする」旨認定している。しかしながら、本願発明において、「プロセツサからの出力指令信号に従出力力と、本願発明において、「プロセツサからの出力がD/A変換器の出力がD/A変換器では、プロセツサがD/A変換器では、プロセツサがD/A変換器では出力を直接制するとのでは、プロセンプル・ホールドするとである。 書第一〇頁第八行ないし第一四行及び別紙図面(MPURER」と表示されたのに、第一引用例記載の発明は、「FROM COMPURER」と表示されたのにであるにアナログマルチプレクサ」、「「REGIST」といるにあるからの信号がいらに信号が分配され、デコーダーを当りにであるがらには、デローに対応には、「FROM COMPURT」ともプリンでであるがらの情号と「SAMPLEを受」に対応していないことは明らかである。本語である。

第一引用例記載の発明の構成(5)について

本件審決は、第一引用例記載の発明の「デイジタルコンピュータは、それが当然

有するプログラムメモリ部に記憶されている信号に従つて比較器、D/A変換器で構成するループによつて入力アナログ信号をデイジタル信号に変換する」旨認定しているが、「デイジタルコンピュータ」がどのような形でループに入つているのか不明であるし、コンピュータとは別の「DAC OUTPUT REGISTER」が介在しているから、右認定は誤りである。

第一引用例記載の発明の構成(7)について

本件審決は、第一引用例記載の発明の「デイジタルコンピュータは、デイジタル信号をD/A変換器(DCA)を介してアナログ信号保持回路に出力する動作(ソフトウエアはFig8(b)に記載されており、それは当然にプログラムメモリ部に記憶されていると認められる。)をなしている」旨認定しているが、右認定の根拠となつているFig8(b)にはそれを示唆するようなステツプは記載されていないから、誤りである。

また、本願発明の構成⑥と第一引用例記載の発明の構成(6)が相違することは本件審決認定のとおりである。

そして、以上の構成の相違により、本願発明は、動作のすべてがプログラムメモリ部からの信号によつて行われ、プロセツサの外部にA/D変換器やその他制御のための各回路(ハードウエア)を必要としないので、全体構成を簡単にかつ安価にできるという作用効果がある(本願明細書第一〇頁第一九行ないし第一一頁第五行)のに対して、第一引用例記載の発明は、ハードウエアの比較においてもプロセッサの外部に「各種のレジスタ」や「デコーダ」を使用しており、構成が複雑で高価になるという相違がある。

したがつて、本願発明は第一引用例記載の発明から当業者が容易に推考できたも のに該当しない。

のに該当しない。
4 第二引用例のFIG1 (別紙図面 (三)参照)には「D/A変換システム」の全体のブロツク図が示され、このシステムは、比較器19、破線で囲まれた部分から成るコンピュータ10、D/A変換器(スイツチ及び梯子回路網)20、該D/A変換器20からのアナログ信号を出力選択ロジツク回路25からの信号でサンプリングするストレージユニツト23等で構成される回路であることが示されているが、第二引用例には、本件審決認定の構成〔2〕、〔4〕及び〔5〕が記載されていないから、これらの構成と本願発明の構成②、④及び⑤が実質的に同一であり、両者はこの点において一致するとした本件審決の認定は誤りである。すなわち、第二引用例記載の発明の構成〔2〕について

本件審決は、第二引用例には、「比較器からの出力信号を入力とするコンピュータ(10及び周辺回路22、24、25、26)」が記載されていると認定している

しかしながら、第二引用例の第二欄第三一行ないし第三三行には、FIG1の破線で囲まれた矩形部分がコンピュータであると明記されているから、周辺回路22、24、25、26をコンピュータに含めているのは誤りである。本願発明において「プロセツサ」は、小形化された「マイクロコンピュータ」を想定しており(本願明細書第三頁第一六行ないし第四頁第一九行)、プロセツサ20の外部にどのようなハードウェアを配置させるかは、全体構成を簡単でかつ安価にすることを目的とした本願発明においては、特に重要な判断事項である。

また、第二引用例記載の発明は、プロセツサに相当するものがあることは認められるが、比較器からの信号を入力していない。このことは、第二引用例記載の発明には、D/A変換動作を、どのタイミングで開始するかを決定する重要な役目をしているナンドゲート22があることから明らかである。加えて、第二引用例第七欄及び第八欄記載の「コンピュータプログラム」は、アナログ入力の値をデイジタル値に変換するためのサブルーチンを示していて、装置全体の動作を示すプログラムではない。

したがつて、本件審決の前記認定は誤りである。 第二引用例記載の発明の構成〔4〕について

本件審決は、第二引用例記載の発明において「アキュムレータ 1 1 及びメモリバッフアレジスタ 1 2 からの信号がデコーダ 2 6、出力選択ロジック回路 2 5 を介してマルチプレクサスイツチ 2 4 に与えられていること」を根拠にして、「アナログ信号保持手段 2 4、 2 3」が「スイツチ及び梯子回路網 2 0 の出力信号をコンピュータからの出力指令信号に従つてサンプル・ホールドする」旨認定している。

しかしながら、第二引用例記載の発明は、デコーダ26や出力選択ロジック回路 25、マルチプレクサスイツチ24により、スイツチ及び梯子回路網20からの信 号をアナログ信号保持手段23に印加するような構成であり、本願発明のように、 コンピュータから直接出力される出力指令信号(サンプリングパルス)によりD/ A変換器からの出力をアナログ信号保持手段に印加する構成となつていない。

また、信号の経路の途中にデコーダ、出力選択ロジツク回路、マルチプレクサスイツチ等が存在すれば動作のタイミングや信号形態が本願発明と異なるものになる ことは常識的なことである。

したがつて、本件審決の前記認定は誤りである。 第二引用例記載の発明の構成〔5〕について

本件審決は、第二引用例記載の発明において、 「コンピユータは、プログラムに 従つて比較器、コンピユータ及びスイツチ及び梯子回路網で構成されているループ によつて入力アナログ信号をデイジタル信号に変換する」旨認定している。

しかしながら、第二引用例記載の発明においては、比較器19の出力信号が外部 からのタイミングパルスによりその開閉が制御されるナンドゲート22を介してコ ンピユータ10に印加されており、比較器19からの出力信号は端子17に印加さ れる外部タイミングパルスによつてコンピュータ10に印加される構成であつて、 A/D変換の動作がプログラムに従つて行われているとはいえない。ナンドゲート 22は、単なる信号の通りみちとしての機能だけでなく、A/D変換動作をどのタ イミングで開始するかを決定する手段として重要な役目をしている。

したがつて、本件審決の前記認定は誤りである。

そして、以上の構成の相違により、本願発明は、前述のとおり、動作のすべてが プログラムメモリ部からの信号によつて行われ、プロセツサの外部にA/D変換器 やその他制御のための各回路を必要としないので、全体構成を簡単かつ安価にでき るという作用効果があるのに対して、第二引用例記載の発明は、動作の一部がプロ セツサの外部に設けたナンドゲート22やデコーダ26、出力選択ロジツク回路2 5によるもので、構成が複雑で高価になるという作用効果上の差異がある。

したがつて、本願発明は、第二引用例記載の発明から当業者が容易に推考できた ものに該当しない。

第三 請求の原因に対する認否及び被告の主張

請求の原因ーないし三の事実は認める。 同四は争う。審決の認定、判断は正当であり、審決に原告主張の違法はない。 前審決は、本願発明は前引用例記載の発明に基づいて当業者が容易になし得た としたもので、その際第一引用例及び第二引用例を本願発明の構成⑤及び⑦に関連 し、参考としていずれも断片的に引用したにすぎない。

−方、本件審決は、第一引用例及び第二引用例を主引用例とし、本願発明の構成 ①ないし⑦のすべてに対応する事項を引用し、それぞれ本願発明と総合的に対比し たもので、前審決とは第一引用例及び第二引用例の引用事項及び引用の趣旨が相違 するから、本件審決に原告主張の違法はない。

本件審決は、審査における査定と同一の引用例及び同一の理由によつて本願発 明は特許を受けることができないとしたものであり、審査においてした手続である 拒絶理由通知及び拒絶査定は、特許法第一五八条の規定により審判においてもその 効力を有し、同法第一五九条第二項の規定による再度の拒絶理由通知を要しないか ら、本件審判手続には同法第五〇条に違反する違法はない。

なお、本件審判手続において、原告に対し、昭和六三年二月二九日付け尋問書により原査定に不服の理由及び明細書を補正する意思の有無をたずねたところ、原告 は、同年五月一二日付け回答書により回答し、あわせて、明細書を補正する意思は ないと述べており、原告に対して、審査における査定の理由と同一の拒絶理由を再 度通知する意味は全くない。

第一引用例記載の技術内容は、本件審決認定のとおりであつて、右認定に原告 主張の誤りはない。

第一引用例記載の発明の構成(2)について

比較器からの出力信号(SENSE1 LINE)がコンピユータに入力される ことは、第一引用例の第三八頁Fig6のプログラム及び同図の説明から明らかで ある。

第一引用例のFig6(b)(c)のプログラムは、同図欄外の説明文 「連続近似論理はコンピュータサブルーチンに記憶される」と明記されているとお り、コンピュータの中に存在する。そして、右プログラム中には、「JUNP N SENSE1=FALSE TO SHIFT」(センスーラインが偽なら SHIFT へ飛べ)の命令がある以上SENSE1 LINEの信号(比較器の 出力信号) がコンピュータ内で処理されること、その処理のためにコンピュータに 入力されることは当然である。

さらに、「X〉VOLTAGE?」の判断は、比較器の出力信号がコンピユータ に入力され、実行される。コンピュータはFig6(a)の回路中には図示されて いないが、「SENSE1 LINE」及び「COMPUTER OUTPUT BUS」に接続されており、Fig6(c)のフローチヤートのプログラムを(a)に示された回路のみが実行することはあり得ない。

第一引用例記載の発明の構成(3)について

第一引用例記載の発明において、コンピュータからの出力信号がD/A変換器に 入力されることは、本件審決認定のとおりである。

第一引用例記載の発明の構成(4)について

第一引用例記載の発明の「CHANNEL」 OUTPUT REGISTER 「アナログマルチプレクサ」「デコーダ」「プログラマブルゲインアンプ」は入出 カ装置の一部であり、いわば信号の単なる通りみちにすぎず、アナログ信号保持手段がD/A変換器からの出力信号をコンピュータの指令に従つてサンプル・ホール ドする旨の本件審決の認定を左右するものではない。

第一引用例記載の発明の構成(5)について

第一引用例記載の発明のループの形態は、Fig6(a)(b)(c)から一目 瞭然であり、「DAC OUTPUT REGISTER」は入出力装置の一部に すぎず、右ループによりAD変換が行われる旨の本件審決の認定を左右するもので はない。

第一引用例記載の発明の構成(7)について

第一引用例のFig8(a)の回路によれば、 「DAC」の出力は「SAMPL E&HOLD」に接続されており、またFig8(b)には「アナログ出力命令」 や「アナログ値をXに置け。XをDCAのレジスタに出力せよ。」のステツプが記 載されており、演算結果をD/A変換器を介してアナログ信号保持回路に出力する ことが明らかである。

そして、本願発明は「動作のすべてが」「制御のための各回路(ハードウエア) を必要としないこと」及び「外部に各種のレジスタやデコーダを使用しない」ことを要旨とするものでなく、外部にA/D変換器を必要としないことは第一引用例記 載の発明も同じであるから、本願発明の作用効果が格別のものであるとすることは できない。

第二引用例記載の技術内容は本件審決認定のとおりであつて、右認定に原告主 張の誤りはない。

第二引用例記載の発明の構成〔2〕について

本件審決が第二引用例記載の発明における汎用コンピュータ10及び周辺回路2 2、24、25、26を併せて「コンピュータ」としたのは、単なる呼称表現の問 題である。

また、第二引用例の第七欄「コンピュータプログラム」中の「SLA」には「ア ナログ入力がアキュムレータの内容より大のときスキップせよ」の命令が明記され ており、比較器からの信号がコンピュータに入力され処理されていることは明白で ある。 第二引用例記載の発明の構成〔4〕について

本願発明の特許請求の範囲には「D/A変換器の出力信号をサンプル・ホールドするタイミングを直接制御する」旨の記載はなく、このことは本願発明の要旨では ない。

一方、第二引用例記載の発明において、デコーダ、出力選択ロジツク回路、マル チプレクサスイツチは出力のための付属的装置であり、いわば単なる信号の通りみ ちにすぎず、D/A変換器の出力信号をコンピュータの指令に従つてサンプル・ホ ールドする旨の本件審決の認定を左右するものではない。コンピユータプログラム の指定によってD/A変換器の出力信号がサンプル・ホールドされることは、第八欄のコンピュータプログラム中の「OUTPUT」として「スイツチ及び梯子回路 網20の出力をストレージユニツトに出力せよ」という命令が記載されていること から明らかである。

第二引用例記載の発明の構成〔5〕について

第二引用例の「発明の簡単な説明」には、「私は、汎用コンピユータのプログラ ムされたサブルーチンによつてA/D変換の動作を行うことができることを見いだ した」(第一欄第一三行ないし第一七行)と記載され、第七欄、第八欄に右プログ ラムが開示されているから、コンピユータがプログラムに従つてアナログ信号をディジタル信号に変換していることは明らかである。第二引用例中のナンドゲート2 2は単なる信号の通りみちであり、本件審決の認定を左右するものではない。

また、作用効果については、本願発明の特許請求の範囲には、「動作のすべて」、「制御のための各回路を必要としない」旨の記載はないから、このことは本願発明の要旨ではない。

原告は、第二引用例記載の発明には、ナンドゲート22、デコーダ26、出力選択ロジツク回路25があり複雑で高価になる旨主張するが、右ナンドゲート等に相当するものは、本願発明でも使用している。すなわち、本願明細書に記載された本願発明の実施例においても、入力ポート21、出力ポート25、割込み入力端子15が使用され、その具体的内容は省略されているが、それらの中にはゲートやデコーダ等が当然に存在しており、したがつて、本願発明において制御のための各回路を必要としないとの原告の主張は理由がなく、この点で第二引用例記載の発明に差異は存しない。

第四 証拠関係(省略)

## 理 由

一 請求の原因一(特許庁における手続の経緯)、二(本願発明の要旨)及び三 (本件審決の理由の要点)の事実は、当事者間に争いがない。

二 そこで、原告主張の審決の取消事由の存否について判断する。

1 原告は、本件審決は、前訴判決に示された拘束力ある判断に従つておらず、行

政事件訴訟法第三三条第一項の規定に反し違法である旨主張する。

特許出願を拒絶する査定に対する不服の審判手続において特許庁審判官がした審決に対する取消訴訟は行政事件訴訟法第三条第一項第二項所定の行政庁の処分の取消しを求める訴訟であつて、右審決を取り消す判決は同法第三三条第一項の規定により、「その事件について、当事者たる行政庁その他の関係行政庁を拘束する」から、更に審理を行う特許庁審判官は前審決を取り消した判決に拘束され、判決の理由中の判断において否定された前審決の理由と同一の理由により前審決と同一の結論の審決をすることは、前審決の理由とは別個の理由によつて再度前審決と同一の結論の審決をすることは、判決が示した司法審査の範囲外のことであるから何ら妨げないことである。

これに対し、前記本件審決の理由の要点によれば、本件審決は、第一引用例記載の技術内容を構成(1)ないし(7)に、第二引用例記載の技術内容を構成[1]ないし〔7]に分説し、これと本願発明の構成①ないし⑦とをそれぞれ対比し、(1)ないし(5)及び(7)、[1)ないし[5]及び[7]と、①ないし⑤及び⑦とは一致し、(6)又は[6]と⑥とが相違するが、右相違点⑥の構成は当業者が容易に想到することができたものとし、結局本願発明は第一引用例又は第二引用例記載の発明に基づいて当業者が容易になし得たもので特許法第二九条第二項の規定により特許を受けることができないとの理由により、再度本件審判請求を成り立たないとしたものであることが認められ、本件審決の理由と前訴判決の理由中の判断において否定された前審決の

理由とは別個の理由によつて再度前審決と同一の結論の審決をしたものであるから、前訴判決の拘束力に反するものということはできない。 原告は、前訴において第一引用例及び第二引用例はそれぞれ周知例1及び周知例

原告は、前訴において第一引用例及び第二引用例はそれぞれ周知例1及び周知例2として審理判断の対象となり、原告被告共にこれについて意見を述べ、東京高等裁判所はこれらの主張を審理判断した上で本願発明は前引用例記載の発明に基づいて当業者が容易になし得たものと判断した前審決を違法と判決したのであるから、本件審決がこれらを再度用いて本願発明は第一引用例又は第二引用例記載の発明に基づいて当業者が容易になし得たと判断したのは、前訴判決に示された拘束力ある判断に従つていない旨主張する。

判断に従っていない旨主張する。 のほど、前掲甲第二号証によれば、前審決及び前訴判決の理由中には、第るるほど、前掲甲第二引用例が周知例2として摘示されていることが認め容を認定するに当たり、前引用例記載の発明が構成(5)及び(7)を容認であるに当たり、前引用例記載の発明が構成する必要上周知の構成でにカームを認定するため本件出願当時の技術水準を明らいたおり、前野知の大きのとのでは、前訴判決もその理由中においてのような考えが示されているとしても、前引用例に載の発明の構成を同じには、1000年のではできないと判断しているにとどまり、周知の対象とされたの方が認められるから、その判断の対象としても、前別の対象としてもはできないと判断しているにとどまり、周知の対象とされたの行為ないと判断しているにとどまり、同じには、1000年の前記では、1000年の前記ではない。1000年の前記ではは、1000年の前記では、1000年の前記ではない。1000年の前記ではは1000年の前記では1000年の前記では1000年の前記では1000年の前記では1000年の前記では1000年の前記では1000年の前記できない。1000年の前記では1000年の前記では1000年の前記では1000年の前記では1000年の前記では1000年の前記では1000年の前記では1000年の前記を1000年の前

したがつて、本件審決には、前訴判決の拘束力に牴触し行政事件訴訟法第三三条 第一項の規定に違反した違法は存しない。

2 次に、原告は、本件審判手続において出願人である原告に対し、特許法第一五九条第二項で準用する同法第五〇条の規定により、本願発明は第一引用例又は第二引用例記載の発明に基づき当業者が容易になし得た旨の拒絶理由通知をなすべきであったのにこの手続を履践しなかったのは違法である旨主張する。

(iii) は第一引用例、第二引用例のいずれにも記載されていると付記)で本件出願を拒絶すべきものとするとの査定をしたことが認められ、その後審判手続において、原告に対し本願発明は前引用例記載の発明に基づいて容易に発明をすることができたものとの拒絶理由通知がなされた上、前審決に至つたことは弁論の全趣旨に徴し明らかである。

そうであれば、前訴判決によつて前審決が取り消された結果、右判決の拘束力のもとに更に審理を行う特許庁審判官が本願発明は第一引用例又は第二引用例記載の発明に基づいて容易に発明をすることができたとの判断に到達した場合において、重ねて右理由を示した拒絶理由通知を発することなく本件審決をしても手続上の瑕疵があつたとはいえない。

したがつて、本件審決には、特許法第一五九条第二項、第五〇条に規定する手続 を履践しなかつた違法は存しない。

る 原告は、本件審決は、第一引用例及び第二引用例記載の発明の技術内容を誤認した結果、第一引用例記載の発明の構成(2)ないし(5)、(7)と本願発明の構成②ないし⑤、⑦が一致すると誤つて認定し、かつ両者の相違点の判断を誤り、また第二引用例記載の発明の構成〔2〕、〔4〕、〔5〕と本願発明の構成②、④、⑤が一致すると誤つて認定したものである旨主張するところ、本件審決の理由の要点によれば、本件審決は、本願発明は第一引用例又は第二引用例記載の発明にの要点によれば、本件審決は、本願発明は第一引用例又は第二引用例記載の発明に入まずまできたとしたものであつて、第一引用例又は第二引用例記載の発明について本件審決のについて本件審決の判断を正当とするときは、本件審決には取り消すべき違法は存しないことに帰するから、まず第二引用の記載の発明についての本件審決の認定、判断に原告主張の違法が存するかについて検討する。

成立に争いのない甲第六号証及び前掲甲第七号証によれば、本願明細書には、本願発明の技術的課題(目的)、構成、及び作用効果について、次のとおり記載されていることが認められる。

(一) 本願発明は、アナログ信号を入力とし、加減演算乗除演算をはじめ各種の演算をマイクロコンピュータ等のプロセツサを用いて行うようにしたアでて、マリロを関係であるのプロセツサを用いし、連及であるのプロセツサをアナログシステムに導入する場合、イツロを、出力側にA/D変換器をでした。と、A/D変換器とでシステムを構成が複雑で価格と、A/D変換器と高価があるため、A/D変換器とでシステムを構成が表別であるため、A/D変換器と高いまで、A/D変換器とでの表別に入力信号が複雑になると、A/D変換器とでの数だはA/D変点があるいはでいて、構成が著しく複雑となる欠点があるたり、特に入力であると、A/D変換器でで、は、方にといるでは、方にといるでは、大力に表別であるのである。を目的とするものである。

(二) 本願発明は、右目的を達成するため、特許請求の範囲第一項(本願発明の要旨)記載の構成を採用した(昭和五六年四月一七日付け手続補正書三枚目第二行

ないし四枚目第三行)ものである。 (三) 本願発明は、前記構成を採用したことにより、プロセツサの入力側に高価 なA/D変換器を設ける必要がなく、全体構成を簡単かつ安価にできるものである (本願明細書第一五頁第三行、第四行)。

-方、成立に争いのない甲第四号証によれば、第二引用例記載の発明は、汎用の デイジタルコンピュータを用いたD/A変換システムに関する(ABSTRACT 第一行ないし第三行)ものであつて、アナログ入力を有するデイジタルコンピュータは、通例かなり大規模なハードウェアを含む外部A/D変換システムを使用 し、さらにいくつかのアナログ出力が必要である場合には、通例いくつかのデイジ タル・レジスタが装備され、そのおのおのにはデイジタル数字をアナログ信号に変 換するための連結スイツチと梯子回路網が備えられていた(第一欄第三行ないし第 九行)が、第二引用例記載の発明は、アナログーデイジタル変換手順が外部デイジ タル・レジスタ及び関連の制御論理を省くことを可能とする汎用コンピュータ内の プログラムされたサブルーチンにより実行することが可能であるという知見に基づ いてなされたもので、それによりコンピュータとともに用いるために装備しなければならない外部装置のコストを大幅に節減できる(同欄第一三行ないし第一九行) という作用効果を奏するもので、その構成を要約すると、次のとおりであることが 認められる(第一欄第二〇行ないし第二欄第一四行)

スイツチ及び梯子回路網がコンピュータ累算器のデイジタル出力をアナロ **(1)** グ形式に変換する。これは比較器によつて未知のアナログ入力と比較され、この比較器の出力はコンピュータ上のスキップ母線にゲートされる。

(ロ) 任意の数字、望ましくは最上位位置の一ビットから始まつて比較器の出力はアナログ入力が累算器に記憶されている数字よりも大きいか小さいかを指示す。 る。もし小さい場合は、最上位ビツトは〇に変化され、大きい場合は、スキップ母 線が起動してコンピュータが最上位ビットをOにクリヤする命令を飛び越すようにさせ、その後、一ビットが累算器レジスタの二番目の上位位置に挿入され、アナロ グ入力と第二の比較がなされる。このプロセスは、累算器レジスタ内の最上位ビツ トから最下位ビットへと進行して、アナログ入力信号が累算器信号よりも大きい場合は、ビットをOにクリヤする命令を飛び越すようにさせる。 (ハ) このような連続的な近似によつて、累算器のデイジタル出力はアナログ入力信号と等価になる。このようにして、信号のデイジタル形式への変換は、外部ス

イツチと梯子回路網、比較器とゲートを用い、汎用コンピユータのサブルーチンを 利用して行われ、それにより外部レジスタ及び前記に必要なステツプを制御するた めの論理システムが不要となる。

出力機能は直前に読み入れられた量に限定されるものでなく、計算結果を (=)

出力することにも活用できる。 (ホ) 色層分析の場合のように一連のアナログ入力に関連してこのシステムを活用するには、ディスプレイ媒体、作図装置又は他の装置で利用するため特定の値を アナログ形式で出力するのが望ましく、この目的のため複数個の記憶装置を装備 し、その各々をマルチプレクサスイツチ装置を介してスイツチ及び梯子回路網に接 う 続する。

(**^**) 数値をアナログ形式で出力するため、数値はまず累算器に装荷され、次に マルチプレクサのスイツチの一つが特定の入力一出力指令を実行することによつて 選択される。この指令は実行中コンピュータの記憶レジスタに現れ、スイツチ及び 梯子回路網からの信号を選択された記憶ユニツトへとゲートするために用いられ

(**h**) 数値を異なる記憶ユニツトに出力するため第二のマルチプレクサスイツチ が同様に付勢され、かつアナログ信号は第二の記憶ユニットに転送される。このプ ロセスは、各組のアナログ信号が異なるユニツトに記憶されるまで反復される。こ のアナログ信号記憶方式は、それぞれのアナログ出力用にレジスタに加えてスイツチ及び梯子回路網を装備する方式に対して、汎用コンピュータと併用するために必要な補助装置を更に節減することができる。
4 以上の認定事実を前提として、第二引用例記載の発明における構成〔2〕、

〔4〕、〔5〕についての本件審決の認定及び本願発明の構成②、④、⑤との同一 性についての本件審決の認定の当否を逐一検討する。

第二引用例記載の発明における構成〔2〕と本願発明の構成②との同一性 (-)について

前掲甲第四証によれば、第二引用例には、「FIG1は汎用コンピュータ及びこ

れと連結された補助装置を示す構成図である。」(第二欄第一九行、第二〇行)、「FIG1を参照すると、汎用コンピュータの主要ユニットが点線の矩形10内の素子によって示してある」(同欄第二九行ないし第三一行)、「コンピュータ10 はプログラムされた命令を実行する際、連続的な主状態を通過する。」(第三欄第 -三行、第一四行)と記載され、FIG1(別紙図面(三)参照)には、本件審決 が周辺回路とするナンドゲート22、マルチプレクサスイツチ24、出力選択ロジ ツク回路25、デューダ26の各ブロツクは、点線の矩形10の外側に置かれており、汎用コンピュータの主要ユニツトとして示されていないことが認められるか ら、本件審決が周辺回路を含めてコンピュータと認定したことは第二引用例でいう 「コンピュータ」とは異なる用語の使い方がされているということができる。

しかしながら、周辺回路を含めて「コンピュータ」という用語を用いることは普 通になされていることであって、このことは前掲甲第六号証によれば、本願明細書 でも、周辺回路である入力ポート21、出力ポート25を含めてプロセツサ20と 称していること(第五頁第一四行ないし第一八行)が認められることから明らかで ある(なお、前掲甲第六号証によれば、本願発明における「プロセツサ」は「コン ユータ」と同義であると認められる。)。

したがつて、本件審決が周辺回路を含めてコンピユータと認定したのは、用語の 使い方にすぎず、この点に第二引用例記載の技術内容の誤認があるとすることはで きない。

そして、前掲甲第四号証によれば、第二引用例には、連続的な近似サブルーチン を実行し、かつ出力されるべきアナログ値を受ける記憶ユニットを選択するために必要なコンピュータ・プログラムを示す記載(第七欄第三六行ないし第八欄第七行)において、命令コード「SLA」の説明として「アナログ入力が現在の累算器の内容より大きい場合、次の命令を飛び越す」(第七欄第五〇行ないし第五三 「アナログ入力が現在の累算器の内容より大きい場合は飛び越す。」(同欄 第六二行、第六三行)、「アナログ入力が大きい場合は飛び越す。」(同欄第七〇 行)と記載されており、一方、累算器11の内容はスイツチ及び梯子回路網20で アナログ値に変換されて比較器19に送られ、アナログ入力18と比較され、比較器19の出力はナンドゲート22に送られ、プログラム中の端子17からのタイミングパルスとの一致により定まる適時にスキップ母線16を起動する(第四欄第一〇行ないし第二一行)から、「SLA」は、比較器19での比較結果により次のストップを表する。 テツプを実行するか飛び越すかを命令するものであり、これをハードウエアの動作 でみれば、比較器19からの信号がナンドゲート22を介して与えられてコンピュ ータのプログラムが実行されているものと認められ、したがつて、第二引用例記載 の発明においては、比較器からの信号がプログラムに従つてコンピュータに入力さ れ処理されていることが明らかである。

この点に関して、原告は、本願発明における「プロセツサ」は小形化された「マイクロコンピュータ」であつて、プロセツサ20の外部にどのようなハードウエア を配置させるかは重要な判断事項である旨主張するが、本願発明の特許請求の範囲 にはプロセツサを小形化された「マイクロコンピュータ」に限定する記載はないから、右主張は本願発明の要旨に基づかないものであつて理由がない。

また、原告は、第二引用例記載の発明にはナンドゲート22が存することを理由 に、比較器からの信号をコンピュータに入力していない旨主張するが、ナンドゲート22がコンピュータの一要素として捉え得ることは前述のとおりであり、その存在はプログラムの実行に何らかの支障となるものではないから、原告の右主張は理 由がない。

さらに、原告は、第二引用例第七欄及び第八欄記載の「コンピユータプログラ ム」は、アナログ入力の値をデイジタル値に変換するためのサブルーチンを示して いて、装置全体の動作を示すプログラムでない旨主張するが、仮にそうであつて

いて、装直王体の場所を示すプログラムではい日工版するが、既にてってめっても、コンピュータのプログラムがナンドゲート22を介して実行されていることに変わりがないのであるから、前記認定に何らの影響も与えるものではない。したがつて、第二引用例記載の発明は、メモリ部11~14を有し比較器19からの出力信号を入力とするコンピュータ(10及び周辺回路22、24、25、26)を備え、メモリ部がプログラムやデータを記憶し、算術演算や論理演算をする+のによる大会会の対象に記りませた。 ものとした本件審決の認定に誤りはなく、この構成は、本願発明の構成②「プログ ラムメモリ部と演算制御部とデータメモリ部とを有し前記比較器からの出力信号を 入力とするプロセツサ」と実質的に同一であることが明らかであるから、両者は右 構成において一致するとした本件審決の認定に誤りはない。

第二引用例記載の発明における構成〔4〕と本願発明の構成④の同一性に ついて

前掲甲第四号証によれば、第二引用例記載の発明において、出力選択ロジツク回 路25からマルチプレクサスイツチ24に与えられる信号は、デコーダ26及びメ モリバツフアレジスタ12からのものであり(別紙図面(三) FIG1参照)、 れらはいずれもコンピユータに含まれること前述のとおりであるから、右信号は 「コンピュータからの出力指令信号」ということができる。

原告は、第二引用例記載の発明は、本願発明のようにコンピュータから直接出力される出力指令信号(サンプリングパルス)により、D/A変換器からの出力をア ナログ信号保持手段に印加する構成になつていない旨、また、第二引用例記載の発 明のように、信号の経路の途中にデコーダ、出力選択ロジツク回路、マルチプレク サスイツチ等が存在すれば動作タイミングや信号形態が本願発明と異なる旨主張す るが、本願発明の特許請求の範囲には、出力指令信号がコンピユータから直接出力 されるものとの限定はなく、また、動作のタイミングや信号形態を規定する記載も ないから、右主張は本願発明の要旨に基づかないものであつて理由がない。

したがつて、第二引用例記載の発明は、スイツチ及び梯子回路網の出力信号をコ ンピユータからの出力指令信号(アキユムレータ11及びメモリバツフアレジスタ 12からデコーダ26、出力選択ロジツク回路25を介してマルチプレクサスイツ チ24に与えられる信号)に従つてサンプル・ホールドするアナログ信号保持手段 24、23を有するとした本件審決の認定に誤りはなく、右スイツチ及び梯子回路 網がD/A変換器であることは当事者間に争いがないから、この構成は、本願発明 の構成④「D/A変換器の出力信号を前記プロセツサからの出力指令信号に従つて サンプル・ホールドするアナログ信号保持手段を具備し」と実質的に同一であるこ とが明らかであり、両者は右構成において一致するとした本件審決の認定に誤りは ない。

第二引用例記載の発明における構成〔5〕と本願発明の構成⑤との同一性 (三) について

第二引用例記載の発明において、ナンドゲート22がコンピュータに含まれることは、前記(一)認定のとおりである。そして、前掲甲第四号証によれば、右ナンドゲート22は、タイミングパルス17に依存しているが、コンピュータのプログラムがナンドゲート22を介して実行されており、このナンドゲート22やタイミスがポースを表 ングパルス17がプログラムに従うコンピユータの動作の支障になるものでなく コンピユータはプログラムメモリ部に記憶されている信号に従つて入力アナログ信 号をデイジタル信号に変換する動作をしているものであることが認められる。

原告は、第二引用例記載の発明においては、比較器19の出力信号は外部からの タイミングパルス17によりその開閉が制御されるナンドゲート22を介してコン ピュータ10に印加されているから、A/D変換の動作がプログラムに従つて行われていない旨主張するが、第二引用例記載の発明においてナンドゲート22がプロ グラムの実行の支障となるものでなく、ナンドゲート22はコンピユータの一要素 として捉えられるものであること前述のとおりであるから、ナンドゲート22の存 在を理由に、A/D変換の動作がプログラムに従つて行われていないとする原告の

主張は理由がない。 したがつて、第二引用例記載の発明は、コンピュータが前記プログラムに従つて 前記比較器、コンピュータ及びスイツチ及び梯子回路網で構成されるループによつ で前記入力アナログ信号をデイジタル信号に変換するものとした本件審決の認定に で前記入力アナログ信号をデイジタル信号に変換するものとした本件審決の認定に 誤りはなく、この構成は本願発明の構成⑤「前記プロセツサは、前記プログラムメ モリ部に記憶されている信号に従つて前記比較器、プロセツサ及びD/A変換器で 構成されるループによつて前記入力アナログ信号をデイジタル信号に変換し」と実 質的に同一であることが明らかであり、両者は右構成において一致するとした本件 審決の認定に誤りはない。 (四) 本願発明と第二引用例記載の発明との作用効果の異同について

本願発明がプロセツサの入力側に高価なA/D変換器を設ける必要がなく、全体 構成を簡単かつ安価にできるという作用効果を奏することは前記3(三)認定のと おりであり、第二引用例記載の発明もこのような作用効果を奏するものであること は、以上認定の構成及び第二引用例の記載(特に第一欄第一三行ないし第二欄第一 四行)から明らかである。

原告は、本願発明は動作のすべてがプログラムメモリ部からの信号によつて行わ れ、プロセツサの外部にA/D変換器やその他制御のための各回路を必要としない 点で第二引用例記載の発明と作用効果を異にする旨主張する。

しかしながら、周辺回路を含めてコンピュータ (プロセツサ) と称することが普通になされていることは前述のとおりであり、本願発明の前記構成②はプログラム メモリ部と演算制御部とデータメモリ部等の機能部分を有していることを規定して いるのみで、その特許請求の範囲全体を検討しても、プロセツサをどのような構造 のもので構成するのか規定していないから、本願発明がプロセツサの外部に制御の ための各回路を必要としないとの原告の主張は、本願発明の要旨に基づかないもの であつて理由がない。

5 以上のとおりであつて、本件審決には、前訴判決の拘束力ある判断に反した違法、及び本願発明が第一引用例及び第二引用例記載の発明に基づき容易になし得た ものであることについての拒絶理由通知を発しないでなされた違法は、いずれも存 せず、また、第二引用例記載の発明の〔2〕、〔4〕、〔5〕の構成と本願発明の ②、④、⑤の構成が一致するとした本件審決の認定は正当であり、第一引用例記載 の発明について検討するまでもなく、本願発明は第二引用例記載の発明に基づいて当業者が容易になし得たというべきであるから、この点においても本件審決に原告 主張の違法は存しない。

三 よつて、本件審決の違法を理由にその取消しを求める原告の本訴請求は失当と してこれを棄却し、訴訟費用の負担について、行政事件訴訟法第七条、民事訴訟法 第八九条の各規定を適用して主文のとおり判決する。

(裁判官 竹田稔 春日民雄 岩田嘉彦) 別紙図面(一)~(三)(省略)